采用单片机和可编程逻辑器件作为低频数字相位测量仪核心部分

低频数字相位测量仪仿真的软件部分，是由VHDL语言设计

提供《设计了一种基于ＣＰＬＤ（复杂可编程逻辑器件）的低频数字相位测量仪》完整其他工程技术资料下载（归档大小 42 K），包含相关硬件原理图参考、开发文档或源代码工程。

低频数字式相位测量仪，采用了锁相技术、CPLD等技术

基于61单片机的低频数字式相位测量仪这是一份非常不错的资料，欢迎下载，希望对您有帮助！

低频数字相位测量仪使用单片机和FPGA来共同实现，FPGA完成测量时间差，而单片机完成数据的读取、键盘控制和显示等功能。

从基础原理到代码实现，逐步讲解低频数字相位测量仪的开发过程。使用Verilog语言编写，支持20Hz至20kHz频率范围，幅值可调，适用于信号分析与电子测量场景。