💻 如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现 - 源码文件列表

返回资源详情页
源码文件总数： 20 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
51
📄 lab1.cmp.rdb
0 B
查看源码
52
📄 lab1.asm.qmsg
1.82 KB
查看源码
53
📄 lab1.eco.cdb
0 B
查看源码
54
📄 lab1.fit.qmsg
11.55 KB
查看源码
55
📄 lab1.tis_db_list.ddb
0 B
查看源码
56
📄 lab1.hif
789 B
查看源码
57
📄 lab1.hier_info
176 B
查看源码
58
📄 lab1.dbp
0 B
查看源码
59
📄 lab1.syn_hier_info
0 B
查看源码
60
📄 prev_cmp_lab1.map.qmsg
2.89 KB
查看源码
61
📄 lab1.cmp.hdb
0 B
查看源码
62
📄 lab1.signalprobe.cdb
0 B
查看源码
63
📄 lab1.pre_map.hdb
0 B
查看源码
64
📄 lab1.cmp_bb.logdb
4 B
查看源码
65
📄 lab1.sld_design_entry_dsc.sci
0 B
查看源码
66
📄 lab1.(0).cnf.hdb
0 B
查看源码
67
📄 lab1.dpf
239 B
查看源码
68
📄 lab1.fit.smsg
411 B
查看源码
69
📄 lab1.fit.summary
404 B
查看源码
70
📄 lab1.tan.rpt
6.85 KB
查看源码
共 2 页 / 70 个文件 | 前往 页