资源详细信息
FPGA逻辑门原语门延迟测量报告 - 资源详细说明
FPGA逻辑门原语门延迟测量报告
Verilog的语法中包括了很多基本的逻辑门原语，常见的有and，or，xor，xnor，not，buf等。为了探究这些门的延迟的大致关系，对这些逻辑门在ISE中做了布局布线后的仿真。报告所得的结果适用于FPGA的综合，也能反映一定的实际情况。
立即下载 FPGA逻辑门原语门延迟测量报告
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
- 本资源需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传功能
- 资源永久有效可用
使用说明
- 下载后使用解压软件解压
- 推荐使用 WinRAR 或 7-Zip
- 如有密码请查看资源说明
- 解压后即可正常使用
积分获取方式
- 上传优质资源获得积分
- 每日签到免费领取积分
- 邀请好友注册获得奖励
- 查看详情 →