💻 JPEG_D IP Core Verilog crypted source - 源码文件列表

返回资源详情页
源码文件总数： 50 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📄 read_files_verilog.tcl
6.5 KB
查看源码
2
📄 lattice_xp.sdc
272 B
查看源码
3
📄 altera_cyclone.sdc
268 B
查看源码
4
📄 altera_cycloneiii.sdc
271 B
查看源码
5
📄 actel_proasic3.sdc
272 B
查看源码
6
📄 actel_rtax.sdc
272 B
查看源码
7
📄 altera_stratixii.sdc
271 B
查看源码
8
📄 altera_cycloneii.sdc
271 B
查看源码
9
📄 altera_stratix.sdc
271 B
查看源码
10
📄 xilinx_spartan3e.sdc
268 B
查看源码
11
📄 altera_stratixiii.sdc
271 B
查看源码
12
📄 xilinx_virtex2pro.sdc
267 B
查看源码
13
📄 xilinx_virtex5.sdc
265 B
查看源码
14
📄 lattice_ecp2.sdc
272 B
查看源码
15
📄 xilinx_spartan3.sdc
268 B
查看源码
16
📄 lattice_sc.sdc
271 B
查看源码
17
📄 xilinx_virtex4.sdc
267 B
查看源码
18
📄 actel_apa.sdc
272 B
查看源码
19
📄 lattice_ec.sdc
272 B
查看源码
20
📄 actel_axcelerator.sdc
272 B
查看源码
21
📄 xilinx_virtex2.sdc
268 B
查看源码
22
📄 idct_eob.v
3.54 KB
查看源码
23
📄 idct_control_unit.v
14.71 KB
查看源码
24
📄 mac.v
13.42 KB
查看源码
25
📄 reg1.v
3.01 KB
查看源码
26
📄 regn.v
3.1 KB
查看源码
27
📄 convert_io.v
5.21 KB
查看源码
28
📄 shifter_out.v
4.38 KB
查看源码
29
📄 mux_cos_constants.v
7.02 KB
查看源码
30
📄 idct_full.v
7.06 KB
查看源码
31
📄 negative.v
2.59 KB
查看源码
32
📄 idct_block.v
11.16 KB
查看源码
33
📄 idct.v
5.82 KB
查看源码
34
📄 cos_constants.v
10.44 KB
查看源码
35
📄 cos_constants_package.v
2.72 KB
查看源码
36
📄 row_to_column.v
2.78 KB
查看源码
37
📄 rc_2d_idct.v
10.55 KB
查看源码
38
📄 idct_block_control_unit.v
10.36 KB
查看源码
39
📄 huffman_d_fifo_ram.v
3.96 KB
查看源码
40
📄 dqt_ram.v
3.35 KB
查看源码
41
📄 sp_ram.v
5.76 KB
查看源码
42
📄 idct_transpose_ram.v
4.11 KB
查看源码
43
📄 huffman_d_tables_ram.v
3.45 KB
查看源码
44
📄 stream_fifo_ram.v
3.88 KB
查看源码
45
📄 dp_ram.v
6.05 KB
查看源码
46
📄 idct_buffer_ram.v
3.73 KB
查看源码
47
📄 jpeg_d.v
10.54 KB
查看源码
48
📄 stream_fifo_d.v
12.76 KB
查看源码
49
📄 registerfile.v
6.41 KB
查看源码
50
📄 mux_n.v
2.61 KB
查看源码
共 3 页 / 124 个文件 | 前往 页