VEROLOG的重要PPT资料,对初学者非常有益处 - 源码列表
本页面展示了「VEROLOG的重要PPT资料,对初学者非常有益处」的完整源码文件结构，共包含 16 个源代码文件。 您可以在线预览每个文件的代码内容，学习VEROLOG相关的编程技术和实现方法。
返回资源详情页下载
源码文件 16
下载 195
源码文件列表
共 16 个文件#
文件名
大小
操作
1
ppt 组合逻辑电路描述.ppt 二进制
-
不可预览
2
ppt fsm设计描述.ppt 二进制
-
不可预览
3
ppt how to design a hdl module？.ppt 二进制
-
不可预览
4
ppt testbench.ppt 二进制
-
不可预览
5
ppt 连续输入数据处理.ppt 二进制
-
不可预览
6
ppt fifo设计.ppt 二进制
-
不可预览
7
ppt switch_level.ppt 二进制
-
不可预览
8
ppt verilog_coding_style_0902.ppt 二进制
-
不可预览
9
ppt testbenches.ppt 二进制
-
不可预览
10
ppt vslides.ppt 二进制
-
不可预览
11
ppt combined add and subtractor.ppt 二进制
-
不可预览
12
doc 模拟及数模混合集成电路设计分析.doc 二进制
-
不可预览
13
ppt 组合电路设计描述的优化问题.ppt 二进制
-
不可预览
14
ppt 第二个题目.ppt 二进制
-
不可预览
15
ppt 时序电路设计描述.ppt 二进制
-
不可预览
16
ppt verilog_coding_style.ppt 二进制
-
不可预览