几年前，IBM将其半导体制造业务出售给GLOBALFOUNDRIES，但他们仍在奥尔巴尼纳米技术公司拥有价值数十亿美元的研究设施。IBM在诸如IEDM之类的会议上非常活跃，而且这似乎有一个很好的光管地方，因为他们在这里公布的研究成果得到了很多媒体的关注。
在2019年的Litho Workshop上，我听到了来自IBM Albany研究小组的演讲，他解释说IBM必须拥有研究线，因为他们需要最先进技术的处理器来支持他们的设备运行。我个人质疑这个观点，奥尔巴尼研究小组与三星合作，支持三星投产的5nm工艺。
笔者认为，三星的5nm工艺与台积电的5nm工艺相比，功耗、性能和密度都相对较差。我确信在支持IBM的过程中有特殊功能，但我也确信无需数十亿美元的研究投资也可以在台积电流程中实现相同的功能。我还认为有趣的是，他们说在开发过程中他们调高了EUV剂量（dose），直到获得良好的良率，然后他们将其转移给三星，期望三星减少EUV剂量。当三星开始加速他们的5nm工艺时，业界有传言称三星无法通过他们的EUV工具获得足够的晶圆（高EUV剂量导致低产量）并且产量很低。
IBM每隔几年也会通过一些新的发展在主流媒体上引起轰动，但在我看来，很多发展并没有达到炒作的效果。例如，IBM在2021年初宣布开发2nm 技术，但正如我之前所写的那样，它更像台积电的3nm工艺而不是2nm，与英特尔和台积电预期的2nm工艺相比，不太可能具有竞争力。
这并不是说IBM不做重要的研究，几年前他们负责包括铜金属化在内的许多关键行业创新，我只是质疑数十亿美元的半导体研究设施对于不生产半导体的公司是否有意义.
第一篇，垂直传输纳米片技术，用于超越横向传输器件的CMOS缩放
图1说明了垂直传输纳米片 (VTFET) 工艺。
这里的基本思想是不是在水平方向上制造纳米片，而是将它们变成垂直方向。在该论文中，垂直纳米片与FinFET进行了比较，并显示提供更好的性能和面积。我看到这有两个问题。
首先，我的理解是垂直晶体管非常适合SRAM的使用，其中互连需求简单且规则，但不适用于具有复杂互连需求的随机逻辑设计。Imec之前展示了一些非常有趣的垂直SRAM工作，尽管它似乎没有在行业中获得任何关注。随着小芯片的出现，提供卓越密度的简单SRAM工艺非常有意义。但是再一次，对于逻辑用途，垂直晶体管面积可能会增加很多以适应互连要求。
第二篇，下一代高性能计算纳米片技术的关键要素
本文解决了两个HNS问题。
第一个问题是HNS的pFET迁移率很差。IBM之前已经描述了两种提高 pFET迁移率的技术，一种是在释放后修整沟道并沉积SiGe覆层。另一种技术是在应变松弛缓冲层（strain relaxed buffer layer）上制造沟道。
在本文中，SiGe通道是通过在沉积原始纳米片堆叠时在较高Ge含量牺牲层上沉积较低Ge含量通道而形成的。Ge含量的差异是为了启用选择性释放蚀刻，蚀刻掉牺牲膜并保持通道完好无损。SiGe通道提供了改进的迁移率、改进的性能和更高的可靠性。
图2说明了SiGe通道HNS pFET。
这里解决的第二个问题是如何为 HNS 实现多个均匀的阈值电压 (Vts)。对于FinFET，鳍到鳍的距离相对较宽，并且可以通过沉积和选择性去除多种功函数金属来实现多个Vts。使用HNS，片到片 (Tsus) 的间距非常小，以至于没有足够的空间容纳一整堆功函数金属。金属也往往在NS外侧更厚，在纳米片之间更薄，导致Vts不均匀。
IBM在十多年前率先使用偶极子（dipoles）来控制VT，该技术现在正受到HNS的广泛关注，因为偶极子可以通过掺杂高k电介质来产生，并且不需要像多功函数金属那样需要额外的厚度. 偶极子还可以解决Vt非均匀性问题。
图3说明了功函数金属如何导致Vts不均匀以及无体积偶极子如何解决该问题。
我想讨论的第三篇论文是另一篇研究HNS问题的论文
图4显示了厚和薄栅氧化层HNS器件以及改进的Tsus以适应厚氧化层。
尽管媒体大肆宣传IBM在IEDM上发布的Vertical-Transport Nanosheet，但我们认为IBM完善HNS流程的工作更有可能对行业产生影响。pFET沟道迁移率、体积更小的Vt解决方案和高压I/O解决方案解决了业界目前正在努力解决的从FinFET到HNS过渡的问题。
文章来源：半导体行业观察
IEEE Spectrum
《科技纵览》
官方微信公众平台
