高性能航空电子和国防应用(包括雷达)，对大多数机载系统的功耗限制非常敏感。在功率有限的情况下，处理性能和功耗之间建立最佳平衡对每个嵌入式系统至关重要。这些系统拥有业界最长的产品生命周期，通常以几十年而不是几年来衡量，因此可靠性和寿命也是选择嵌入式系统的关键因素。

电子战，信号情报，军事、监视和气象雷达，军用飞机和通用航空控制系统等应用都需要高吞吐量、高速的数据采集和处理。在将数据实时分发给终端用户之前，这些系统需要能够从信号中提取巨大的数据量，在原始数据上应用强大的信号处理算法，以提高准确度和精度。

本文重点关注使用“合成孔径雷达(SAR)”的雷达应用。TI的66AK2L06片上系统(SoC)使雷达应用程序的设计者能够在系统成本、尺寸、重量和功率(SWaP)方面在当前解决方案的基础上提高性能。

JESD204B接口与66AK2L06 SoC的集成不仅降低了系统设计的复杂性，而且还减少了雷达应用的空间需求。SoC集成了可编程数字前端(DFE)，使得适应性和可扩展性能够满足不断变化的高速数据采集和生成的需求。

开发人员可以利用SoC上的快速傅立叶变换协处理器(FFTC)进一步优化SAR算法的延迟问题。总之，增强的性能、更低的功耗、更小的占地面积可以将整个系统成本降低50%，面积降低66%。

合成孔径雷达由于其灵敏度高、精度高、不受天气和大气条件的影响以及探地能力，已成为飞机或航天器成像的首选传感器。SAR系统由于信号处理的密集性，需要很大的数字处理能力。客观条件下SWaP的限制对数字信号处理(DSP)算法的实现提出了很高的效率要求。随着SAR设计和数据使用需求的不断发展，适应性在实现中也至关重要。

更高的实现效率和适应性要求，让可编程DSP核与专用加速器相结合的片上系统(SoC)成为了首选的处理平台。SoC解决方案在非常低的功率水平下提供了很强的信号处理能力，可支持航空电子和国防(包括雷达)、测试和测量、医疗和其他工业应用。

TI基于KeyStone™的多核设备是提高SWaP效率的核心，值得注意的是新的66AK2L06 SoC，它为航空电子和国防系统的设计者提供了突破性的性能和SWaP效率。基于TI新的KeyStone II多核架构，66AK2L06 SoC集成了多种处理元件，包括TI固定和浮点型TMS320C66x数字信号处理器内核、最快的ARM®Cortex®A15内核和高级加速器。

66AK2L06 SoC配备高速JESD204B直接连接到TI高速模数转换器(ADC)、数模转换器(DAC)和模拟前端(AFE)的接口。集成了用于数字转换和数字滤波的软件可编程DFE，进一步减少了功率和空间，在较小的占地面积内产生每瓦最佳功率。

多DSP核的使用是一项关键技术，它有助于使越来越复杂的信号处理算法朝着波形密集型应用的前沿发展，如航空电子、雷达、声纳、测试和测量以及波束形成。多核功能，加上扩展的AccelerationPacs阵列和多核DSP的开发工具，使得在非常低的功率下以紧凑的外形实现高性能。

航空电子和国防应用需要多核DSP来满足这些任务关键型应用的发展要求，包括更高的处理吞吐量、更好的分辨率，提高精确度和先进接口的集成度。这些需要依赖于浮点计算来达到所需的精度。

TI的KeyStone II架构为设计者提供了显著的灵活性，即在一个指令的基础上在单个设备中提供浮点或定点计算。重要的是，对于这种架构，浮点操作可以在高达1.2 GHz的时钟速率下执行；这个速率以前仅为定点设备保留。设计者不再需要为了获得浮点数的精度而牺牲性能，也不再需要使用单独的定点和浮点数处理器使设计复杂化。

KeyStone II平台的关键目标是提供连接性、高吞吐量和丰富的片上资源，以便处理核心能够在没有约束的情况下达到最佳处理性能。称为多核“授权”的处理核心的授权是通过体系结构提供对所有处理核心、外围设备、协处理器和输入/输出(I/O)接口的无阻访问能力来实现的。

KeyStone II体系结构的关键是其多核导航器、TeraNet和多核共享内存控制器，从而为JESD附加应用程序提供了一种高度灵活和可扩展的解决方案。

本文英文来源TI，中文来自用户翻译。需要英文全文的请给“雷达通信电子战”发送“0206”查看。更多SAR相关内容可以点击“阅读原文”查看。

66AK2L06主要特点：

•两个ARM Cortex-A15 RISC核@1.2GHz，8400 DMIPS；ARM核以超低功耗水平提供高性能RISC处理，以处理控制和管理功能

•四个TMS320C66x数字信号处理器核@1.2GHz，带定点和浮点处理，提供76GFLOPs和153GMACS

•集成DFE技术(可编程滤波器、IQ不均衡校正、上采样/下采样等)减轻信号处理负担

•先进的集成网络协处理器将IP路由和IP终端从ARM/DSP核移开，从而实现更大的系统和对加密和安全的有效支持。

•FFTC将FFT/iFFT执行的延迟提高到8K个点，与定点 DSP实现相比具有更好的性能

•集成多核共享内存控制器(MSMC)，核和加速器共享2兆字节内存

•多核导航器为多核SoC软件设计提供单核简单操作

•带4×1GbE端口的以太网交换机

•两个单通道PCIe Gen2接口，最多支持5 GBaud

•高度集成的SoC降低了物料清单(BOM)成本、系统规模和功耗

•高速JESD204B到芯片的接口优化了电路板布局(更少的通道和管脚)，并降低了多个ADC/DAC/AFE的最多四通道(最高SerDes速度为7.37 Gbps)接口的功耗。

JESD204B

除了在硅片层面的更大集成度外，66AK2L06 SoC还实现了更小的BOM，降低了电路板生产成本。通过使用JESD204B串行通信链路接口，简化了电路板的设计和布局。JESD204B在数据转换器(ADC/DAC)、现场可编程门阵列(FPGA)、DSP、SoC和专用集成电路(ASIC)等板载逻辑器件之间提供高吞吐量、低管脚数量的串行链路。

通过在数据流中嵌入时钟并包含某些嵌入式算法以优化数据位的采样，JESD204B简化了设备之间的路径，板上需要的通道明显更少。

图1: 66AK2L06 SoC框图

相比之下，要实现与JESD204B相同的吞吐量，更突出的SerDes接口（例如PCI Express）将需要更多的线路。更少的线路意味着设备上的I/O通道数量也会减少，从而降低管脚数，允许更小的封装尺寸。

图2:JESD接口的优点

除了简化系统设计外，JESD204B还通过减少通常在其他SerDes接口（如PCIe和LVDS）使用的更多线路上执行的设置和保持时间来缩短电路板bring-up。JESD204B是一个灵活、可扩展的串行链路接口，可以适应多种数据传输速度和数据交换，例如一个JESD差分对上的多个ADC或DAC。

本文未完，明天次条待续。《2020年度铁杆会员》可提前进入更新文件夹查看本文的中文全部译文。

雷达通信电子战-全场通用

“雷达通信电子战”微信公众号提供专业领域知识的科普和前沿科技的跟踪，逐步有序的开设了铁杆会员，专栏课程，精品课程、原创投稿、资料领取与翻译，众筹众包小项目，行业相关推广等特色服务，希望可以全面提升大家对专业知识认知的广度和深度，在合作与交流中共同成长！

2020年，我们也将继续做到更完善，提供更优质和丰富全面的服务。我们将收集的丰富专业资料进行学习和整理，将精华分享给VIP会员，是需要付出时间和精力的，若您对此认可，可付费订阅我们的《专业知识服务》。

全场通用包含永久铁杆会员和所有付费专栏，是我们雷达通信电子战的最高权限。若现有的永久铁杆会员或订阅了单个或几个付费专栏，想升级全场通用的可以联系小编(Zang_lxl)补差价。全场通用有专属的会员编号和微信交流群，给大家提供了一个学术交流和知识共享的地方。

★ 文章目录 ★