功率MOSFET连续漏极电流额定值接合线限制

1、前言

功率MOSFET最大的额定电流ID基于下列的限制条件只要满足一条，就是额定值。

1. 晶元的热阻限制和热失效。

2. 接合线的限制。

a. 线的熔化。

b. 外壳塑料的热性能降级。

底部没有裸露铜皮的封装，散热的能力受限于器件硅片到PCB的热阻。采用的MOSFET的最大结温限制了ID。由于实际的应用中通常是低的占空比，这也使功率MOSFET的额定电流值有一定的意义并接近真实值。通常使用最大结-环境的热阻值10s，来规定底部没有裸露铜皮器件的额定电流值ID。

对于底部有裸露铜皮器件，通过合适的电路或散热器的设计，铜皮到PCB或散热器的散热能力可以最大化。在所有的MOSFET的数据表中，结-封装的热阻用来计算功耗。有时也不得不考虑到接合线的问题。

2、ID限制的物理特性

2.1 热失效

功率MOSFET的导通电阻随温度增加，导通电阻产生功耗导致结产生更多的发热，也进一步的增加了结温，这是正反馈环。但是MOSFET并联工作时，导通电阻随温度升高而增加的特点有助于实现自动电流平衡，因此偏流的问题不会发生。如果功率管产生的热量大于散热器散去的热量，热失效就会发生并损坏器件。这个问题在一定的程度上可以通过降低功率管晶元-散热器的热阻来改善。

2.2 接合线的限制理论

接合线的限制的第一印象就是线的熔化，所以MOSFET的公司基于线的熔化理论来计算接合线的限制，稍后讨论这种理论应用的有效性。对于在自由流动空气中的导线，线熔化的基本的设计公式是Preece公式：

其中，对于铜金，A=10244；对于铝，A=7585。D为导线的直径，单位英寸。I为直流或rms电流。

现在许多芯片装在塑料中并可以通过塑料传导热量，从而显著的降低导线的温升。现有的公式对于允许流过的直流电流值限制太多。瞬态的负载下热能够以内部的能量储存形式在塑料中，因此导线不会象上述公式所计算的那样发热严重。在自由空气中熔化的温度限制了导线的电流，如果温度大于220ºC，通常使用的塑料才会分解，温度的限制也约束了允许的电流。

对于接合线的限制，可以通过修改公式中的常数A进行修正，对于在塑料中的接合线：

A = 30000，对于金或铜，接合点-接合点长度不大于0.040英寸，0.1cm；

A = 20500，对于金或铜，接合点-接合点长度大于0.040英寸，0.1cm；

A = 22000，对于铝，接合点-接合点长度不大于0.040英寸，0.1cm；

A = 15200，对于铝，接合点-接合点长度大于0.040英寸，0.1cm。

从上面公式，可以得到用在数据表中的接合线的限制表。

表1：基于校正Peece公式的不同材料不同线径接合线限制

通过简单计算，容易发现底部有裼露铜皮的MOSFET受接合线的限制。这是真的吗？为了回答这个问题，使用DPAK的MOSFET管AOD452进行电气和热仿真，Rds(on)=6.5mohm，Vgs=10V，2x12mils线连接到源极，线电阻约为0.6mohm。

图1：AOD452 DPAK电气仿真，计算连线和功率管晶元电阻损耗

基于图1的电气仿真结果，热仿真结果如下。对两种不同的条件进行仿真。

条件1：数据表中结-封装的热阻用于数据表的ID额定，MOSFET装在一个足够大的理想的散热器上，所以散热器的温升可以忽略，如图所示。

图2：AOD452 DPAK热仿真底部视图，条件1

图3：AOD452 DPAK热仿真顶部视图，条件1

图4：AOD452 DPAK热仿真连线视图，条件1

图3和图4示出了这种条件下的热分布，因为MOSFET的Rds(on)大于线电阻的10倍以上，超过90%的热量由晶元产生，虽然晶元焊在框架，其背部具有理想的对流以释放热量，晶元的表面、线的接合处具有最高的电流密度，因此也是最热点。这些结果是线性的，意味着在接合线可能到220ºC之前，Tjmax总是最先到达，名义上就永远没有接合线的限制问题。

线的温度低会产生另一个问题，因为它会通过具有理想对流方式的源极管脚散热。在所有其它条件相同的前提下，移去源极管脚理想的对流方式，进行第二种条件的仿真，结果如图4和图5所示。最热的点仍然是晶元的表面。现在唯一不同之处在于：几乎所有的热量从底部的铜皮对流散热，源极管脚的温度梯度改变，晶元温度的绝对值仅稍有增加。

图5：AOD452 DPAK热仿真底部视图，条件2

图6：AOD452 DPAK热仿真顶部视图，条件2

到目前为止，知道了在数据表中所使用的热条件，就是使用结-封装的热阻计算最大的连续漏极电流，其没有接合线的问题。数据表的条件是理想的状态，给出了MOSFET可以得到的最大ID电流。事实上MOSFET装在一个尺寸有限的PCB上，对流方式释放的热量也有限，因此进行第三种条件下的仿真，此时MOSFET装在1平方英寸1oz的PCB，其放在静态的空气中，所有其它的条件相同，结果在图7和图中示出。框架上的温度梯度出现了，由于有限的对流，绝对的温度值也变得更高，但是最热点仍然在晶元的表面，以前的结论仍然成立。

图7：AOD452 DPAK热仿真带塑料顶部视图，条件3

图8：AOD452 DPAK热仿真顶部视图，条件3

从上面条件3可以看对于出，对于选定的器件，连续漏极电流ID明显的没有接合线的限制，这也带来另一个问题：接合线的限制到底适合于哪一些器件？所研究的特定的器件具有6.5mohm的Rds(on)和线电阻0.6mohm，市场上有一些MOSFET的Rds(on)低于0.9mohm，低Rds(on) 会对ID产生接合线的限制吗？

为了回答这个问题，进行另一个仿真研究：需要多低的硅片电阻才能将最热点从晶元表面转移到接合线？

图9(a)、(b)示出了需要将硅片电阻降低到实际电阻值0.65mohm的10%，最热点才会转移到接合线，这意味着晶元到达最高的温度175ºC之前，接合线有可能到达最高的220ºC的限制温度。图中也示出了硅片电阻降低到真正电阻0.65mohm的20%时，最热点重新回到硅片表面。

图9和图10说明：为了将最热点从硅片转移到接合线，必须使硅片电阻约为小于<1mohm。由于使用的线为2x12mil(0.6mohm)的铝线，如果要封装小于1mohm的硅片，使用的接合线甚至卡夹或铜带必须有更低的电阻。不太低的阻性接合将使热点再一次的移到硅片表面。