硬件电路设计之“去耦电容DeCap”

本文主要介绍去耦电容的工作原理、如何选择、容值计算、具体使用等。

根据《硬件电路设计之“电容分类”》一文的定义，去耦（decoupling）电容：为了增加电源和地的交流耦合，减少交流信号对电源的影响；把输出信号的干扰作为滤除对象，自身起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。

有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播，和将噪声引导到地。

1、去耦电容的工作原理

直流电流不能通过（阻抗无限大），直流电流全部提供给IC；交流（噪声）能通过，交流电流（噪声）接地。

去耦电容必须具备的特性：阻抗（电流通过的难易度）低，有利于电流通过，噪声电流能顺利接地，有效地降低了噪声电流。

可以从芯片的角度去理解去耦电容的作用。数字电路输出高电平时从电源拉出的电流Ioh和低电平输出时灌入的电流Iol的大小一般是不同的，即：Iol＞Ioh。

输出电压如右图（a）所示，理论上电源电流的波形如右图（b），而实际的电源电流如右图（c）。由图（c）可以看出在输出由低电平转换到高电平时电源电流有一个短暂而幅度很大的尖峰。尖峰电源电流的波形随所用器件的类型和输出端所接的电容负载而异。

产生尖峰电流的主要原因是：输出级的T3、T4管短时间内会同时导通。在与非门由输出低电平转向高电平的过程中，输入电压的负跳变在T2和T3的基极回路内产生很大的反向驱动电流，由于T3的饱和深度设计得比T2大，反向驱动电流将使T2首先脱离饱和而截止。T2截止后，其集电极电位上升，使T4导通。可是此时T3还未脱离饱和，因此在极短的时间内T3和T4将同时导通，从而产生很大的ic4，使电源电流形成尖峰电流。图中的R4正是为了限制此尖峰电流而设计。

低功耗型TTL门电路中的R4较大，因此其尖峰电流较小。当输入电压由低电平变为高电平时，与非门输出电平由高变低，这时T3、T4也可能同时导通。但当T3开始进入导通时，T4处于放大状态，两管的集射间电压较大，故所产生的尖峰电流较小，对电源电流产生的影响相对较小。

产生尖峰电流的另一个原因是负载电容的影响。与非门输出端实际上存在负载电容CL，当门的输出由低转换到高时，电源电压由T4对电容CL充电，因此形成尖峰电流，瞬态尖峰电流可达几十mA，持续时间大约几ns到几十ns。

当与非门的输出由高电平转换到低电平时，电容CL通过T3放电。此时放电电流不通过电源，故CL的放电电流对电源电流无影响。

尖峰电流的抑制方法：

在电路板布线上采取措施，使信号线的杂散电容降到最小；
另一种方法是设法降低供电电源的内阻，使尖峰电流不至于引起过大的电源电压波动；

通常的作法是使用去耦电容来滤波，一般是在电路板的电源入口处放一个1uF～10uF的去耦电容，滤除低频噪声；在电路板内的每一个有源器件的电源和地之间放置一个0.01uF～0.1uF的去耦电容（高频滤波电容），用于滤除高频噪声。滤波的目的是要滤除叠加在电源上的交流干扰，但并不是使用的电容容量越大越好，因为实际的电容并不是理想电容，不具备理想电容的所有特性。

2、去耦电容的选择

要选择合适的去耦电容，主要解决以下几个问题：

多大容值？
何种类型？
何种封装？（取决于电容大小、电路板空间以及所选电容的类型）
如何放置？

电容的容值选择一般取决于电容的谐振频率。由于焊盘和引脚的原因，每个电容都存在等效串联电感（ESL），因此自身会形成一个串联谐振电路，LC串联谐振电路存在一个谐振频率，随着工作频率的不同，电容的特性也随之变化，在工作频率低于谐振频率时，电容总体呈容性，在工作频率高于谐振频率时，电容总体呈感性，此时去耦电容就失去了去耦的效果，如下图所示。因此，要提高串联谐振频率，就要尽可能降低电容的等效串联电感。

不同容值、不同封装的电容也有不同的谐振频率。

容值越小，谐振频率越高；封装越小，串联寄生参数就越小。

在高频时，多层陶瓷电容的阻抗比钽电容小很多，噪声减弱效果好很多，因此去耦效果陶瓷电容比钽电容好。但是当IC电流变化较大时，需要外接备用电容，一般采用容量大的钽电容，当IC工作电流突变时，大电容能短暂提供电流，维持线电压不降低。

3、去耦电容的容值计算

计算去耦电容的方法有很多种，每一种考虑的因素都不一样，但最终目的都是一样的：增加电源和地的交流耦合，减少交流信号对电源的影响。常见的可以采用以下几种方法确定所需的电容量：一是利用电源驱动的负载计算电容量，二是利用目标阻抗（TargetImpedance）来计算总电容量，三是通过粗略估计来确定。

3.1、利用电源驱动的负载计算电容量

去耦的初衷是：不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。

使用下列表达式可计算出一个IC所要求的去耦电容的电容量C：

C·ΔU=I·Δt

ΔU是实际电源总线电压所允许的降低，单位为V；
I是以A（安培）为单位的最大要求电流；
Δt是这个要求所维持的时间。

例设负载（容性）为30pF，要在2ns内从0V驱动到3.3V，瞬态电流为：

如果共有36个这样的负载需要驱动，则瞬态电流为：36×49.5mA=1.782A。假设容许电压波动为：3.3V×2.5%（电压波动即电源精度）=82.5mV，所需电容量为：

C=I×dt/dV=1.782A×2ns/0.0825V=43.2nF

所增加的电容实际上作为抑制电压波纹的储能元件，该电容必须在2ns内为负载提供1.782A的电流，同时电压下降不能超过82.5mV，因此电容值应根据82.5mV来计算。记住：电容放电给负载提供电流，其本身电压也会下降，但是电压下降的量不能超过82.5mV（容许的电压波纹）。

利用电源驱动的负载计算电容量的这种方法没有考虑ESL及ESR的影响，因此很不精确，但是可以加深对去耦原理的理解。

3.2、基于目标阻抗的容值计算

基于目标阻抗的PDN（电源分配网络）设计方法将PDN看成一个系统，以平均交流电流激励PDN，为使PDN的输出电压波动小于电源噪声容限，PDN的输入阻抗必须小于目标阻抗。

为了使PDN的输入阻抗低于目标阻抗，需要多个不同容量的电容器并联以获得平坦的输入阻抗特性。

一个设计示例如下图所示。

基于目标阻抗的PDN设计方法将将PDN设计成满足在感兴趣的带宽范围内从IC看过去的输入阻抗小于某一给定的目标阻抗值，以确保电源噪声可以控制在系统预算的噪声容限范围内。频率范围一般为IC的工作频率。去耦电容器的应用改变了PDN的输入阻抗，为了使PDN的输入阻抗满足目标阻抗的要求，使输入阻抗低于目标阻抗，需要多个不同容量的电容器并联以获得平坦的输入阻抗。

基于目标阻抗的PDN设计方法利用电容器谐振频率周围阻抗达到最小的特性来获得低输入阻抗，大容量的体电容器维持低频输入阻抗，SMT电容器维持中高频输入阻抗，而平面电容、嵌入式电容和片上/封装电容则维持高频阻抗。去耦网络的设计是PDN设计最重要的部分，也是PDN设计和噪声管理的难点。

频域阻抗分析法是平面PDN设计的典型方法。通过PDN的频域阻抗曲线，可以清楚地判断在哪些频率点上会出现严重的电源噪声。这种分析方法非常有利于分析并设计PDN对SI（信号完整性）和EMI影响。

判断一个PDN设计是否优良的标准是：

在可接受的电源噪声下，功率得到及时可靠的传输；
维持PCB上高速信号的完整性；
将系统的电磁辐射控制在可接受的范围内。
利用目标阻抗计算去耦电容器的电容量

在基于目标阻抗（target impedance）的去耦电容设计方法中，把瞬态电流看成阶跃信号，因而有很宽的频谱，去耦电容必须在这个很宽的频谱内使电源系统的输出阻抗低于目标阻抗（target impedance）。电容的选择是分频段设计的，每一种容值的电容负责一段频谱范围，超出这个范围的，由其他电容负责构成低阻抗路径。

★该方法的计算步骤网上的帖子比较多，本文就不再一一赘述了。

3.3、Xilinx推荐的容值计算方法

Xilinx公司推荐的去耦电容容值计算方法：推荐使用远大于1/m乘以等效开路电容的电容值。

此处m是在IC的电源引脚上所允许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出具体的参数值。

等效开路电容定义为：

C=P/(f·U^2)

式中：

P——IC所耗散的总瓦数；
U——IC的最大DC供电电压；
f——IC的时钟频率。

一旦决定了等效开关电容，再用远大于1/m的值与它相乘来找出IC所要求的总去耦电容值。然后还要把结果再与连接到相同电源总线电源插针的总数相除，最后求得安装在每个连接到电源总线的所有电源插针附近的电容值。

3.4、初略估算公式

去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uF，对微控制器构成的系统，取0.1~0.01uF之间都可以。

4、去耦电容的并联

对于相同封装的电容，它们的高频响应相同（谐振点以后的响应特性相同，即寄生参数的影响一样，因为寄生参数和封装相关），实际并联使用时就抵消了更小电容的作用！对于相同容值的电容，它们的低频响应相同（谐振点以前的响应特性相同，即容性区域一样）。因此，实际使用中，封装尺寸应该随同电容值一起微缩（不同封装不同容值的电容并联效果最好）。