PCB板级EMC设计主要与系统的元器件选型、元器件布局、布线有密切的关系。元器件选型是系统产品的基础，元器件的布局主要是考虑系统各元器件的配合情况、相互干扰情况。PCB布线也是影响设备正常工作的因素，合理的布线可以减小线间的干扰，提高系统的信号完整性，从而提高系统的可靠性。印制线路板是电子产品最基本的部件，也是绝大部分电子元器件的载体，它的性能直接关系到电子设备质量的好坏。当一个产品的印制线路板设计完成后，可以说其核心电路的骚扰和抗扰特性基本就已经确定下来了，再要想提高其电磁兼容特性，就只能通过接口电路的滤波和外壳的屏蔽来“围追堵截”了。这样不但大大增加了产品的后续成本，也增加了产品的复杂程度，降低了产品的可靠性。印制电路板EMC设计是产品EMC设计的基础，在PCB设计阶段处理好EMC问题，是使产品实现电磁兼容最有效、成本最低的手段。板级EMC设计就是从根本上解决电磁兼容问题，从系统的内部开始处理，对电路中的敏感源进行防护，增强系统的抗干扰能力，对电路中的电磁干扰源进行处理，以减小该电路对空间的电磁发射量。板级EMC设计是各种电磁兼容设计思想的具体体现。在前期的详细设计中，对电路的原理及防护进行了相关的设计，板级EMC设计是将原理图转变成印制板，影响最大的就是元器件、布局、布线，同样的电路，不同的布局及布线，其电磁兼容性能是不一样的。板级EMC设计要遵循一定的原则，才能使设计出来的产品如设计所愿，达到满意的效果。从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别做电源层、地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间辐射的能力。PCB的尺寸大小要适中。尺寸过大，成本高，布线长，阻抗增加，抗干扰能力下降；尺寸过小，PCB上的元器件密度增加，散热不好，线条间距近，易相互干扰。去耦电容有两个作用：一方面是作为蓄能元件，提供和吸收IC开、关时的充、放电能量；另一方面是旁路高频噪声。数字电路中，当逻辑门状态变化时，会在电源上产生一个很大的尖峰电流，形成瞬间的噪声电压。这种情况普遍采用去耦电容，它为芯片提供了所需的电流，并且将电流变化局限在较小的范围内，减小了辐射。合理配置去耦电容能够提高系统的抗干扰能力，改善系统的EMC性能。因此在每片芯片的附近加上高频去耦电容，容量约为0.01～0.1μF。每个IC应加一个0.01～0.1μF的陶瓷电容。如果PCB放不下，可每4～10个IC加一个10μF左右的钽电容或聚碳酸酯电容，这种电容的漏电流很小（<0.5μA）。不要用电解电容，电解电容的漏电流大，在高频时表现为电感。如图1所示，去耦电容的引脚要尽量短，长的引脚会使去耦电容产生自共振，高频旁路电容的引脚更要短。元器件选型一定要选择抗干扰性能好的器件，一般情况下，有源器件的EMC性能要好于无源器件，因此要尽可能选取有源器件，如有源晶振、有源滤波器等。贴片元器件由于具有很小的引脚阻抗，避免了因引脚阻抗带来的干扰和辐射，故在选择器件时应尽量选择贴片元器件。大多数数字电路采用方波信号同步，这将产生高次谐波分量，时钟速率越高，边沿越陡，频率和谐波的发射能力也越高。因此，在满足产品技术指标的前提下，应尽量选择低速时钟。在HC能用时绝不要使用AC，CMOS4000能行就不要用HC。从EMC的角度选择模拟器件不像选择数字器件那样直接，虽然同样希望发射、转换速率、电压波动、输出驱动能力要尽量小，但对大多数有源模拟器件来说，抗扰度是一个很重要的因素，最好选择有隔离的器件，如果低电压可以满足设计要求，应尽量采用低压器件。印制电路板上各种单元的相互位置直接影响电路的电磁兼容性能，元器件布局影响整个系统的稳定可靠性能，合理的布局可以降低元器件之间的相互干扰，提高整个系统的电磁兼容性能。对设计的电路进行分析，分析所设计的电路是高频的还是低频的，是高速的还是低速的，是数字的还是模拟的，是高压电路还是低压电路，根据电路的这些特性进行印制板的布局，将特性相同的电路布置在一起，在空间上减小各组之间的相互干扰，不同特性的电路之间做好防护和隔离，就可以提高整个系统的电磁兼容性能，提高系统的稳定可靠性。（1）互相有关的元器件尽量靠近，使元器件间的引线尽量短，以获得较好的抗干扰效果。（2）把模拟电路、高速数字电路、干扰源（如功率电路）合理分开，使相互间的信号耦合减至最小。时钟回路应该远离干扰源。（3）I/O驱动电路尽量靠近PCB边缘，以使其尽快离开PCB。（4）若有可能，将大电流电路另做电路板，使其远离MCU。（5）低电平信号通道不能靠近高电平信号通道和无滤波的电源线，包括能产生瞬态过程的电路。（6）EMI滤波器要尽可能靠近EMI源，并放在同一块线路板上。（7）保证相邻板之间、同一板相邻层面之间、同一层面相邻布线之间不能有过长的平行信号线。（8）电源线应尽可能靠近地线，以减小差模辐射的环面积。（9）模拟电路与数字电路往往分别采用两种电源与地面，应分别与电源连接器的地线相连，在分割线上采用磁珠或电感跨接。（10）元件的位置分区决定了连接器的分布，引出引脚安排要与元件分组一致，尽量减少不同信号环路、电源环路的重叠和干扰。（11）以每个功能电路的核心元件为中心，围绕其进行布局。元器件应均匀、整齐、紧凑地排列。尽量减少和缩短各元器件之间的引线和连接。（12）在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列，这样不但美观，而且焊装容易，易于批量生产。（15）I/O驱动电路应尽量靠近印制板边的接插件，使其尽快离开印制板。（16）关键器件如三端电容器、电感、TVS等应采用“凯文接法”，以减小端接阻抗，增强滤波效果，如图3中的电容器所示。（17）元件的排放应有利于散热，必要情况下可使用风扇和散热器，对于小尺寸、高热量的元件加散热器尤为重要。大功率MOSFET等元件下面可以通过敷铜来散热，而且在这些元件的周围尽量不要放热敏感元件。如果功率特别大，热量特别高，可以加散热片进行散热。一般功率都安装有散热片。（18）考虑系统中散热风扇的风向进行散热设计，元器件布局要错开散热通路，如图4所示。（19）高速器件应靠近连接器和电源口进行安装，避免信号的反射和衰减，提高整个系统的电磁兼容性能及可靠性。如图5所示为就速度而言的器件布局示意图。在PCB电磁兼容性设计中，确定多层板电源层与边沿的距离和解决印制线条间的距离有两个基本原则：20-H原则、3-W原则。如图6所示，所有具有一定电压的印制电路板都会向空间辐射电磁能量，为减小这个效应，印制电路板的物理尺寸应该比最靠近的接地板的物理尺寸小20H（H是两层印制板间的距离）。此原则决定了电源平面与最近的接地平面间的物理距离（包括敷铜厚度、预填充和绝缘分离层），应用此原则可提高印制电路板的自激频率。当两条印制线的间距比较小时，两线条之间会发生电磁串扰，使有关电路功能失常，为避免这种干扰，应保持任何线条间距不小于3倍的印制线条宽度，即不小于3W。印制线条的宽度取决于线条阻抗的要求，太宽会影响布线密度，太窄会影响信号的完整性和强度。时钟电路、差分对、ECL、I/O端口的布线都以3W 原则为基础。此原则表示了串扰能量衰减的70%的电磁通量线的边界，若要保证串扰能量衰减98%的电磁通量边界线就须用10W间隔。地线设计是印制电路板中不可忽视的问题，往往也是难度最大的一项设计。布置地线时首先考虑的问题是对地线进行划分，即根据不同的电源电压，数字电路和模拟电路分别设置地线。在多层印制板中有专门的地线层，在地线层上进行分区，一般分成不同的系统地、机壳地、数字地、模拟地等。分区的目的在于防止共地线阻抗耦合干扰。但并不是完全的隔离，没有任何电气连接。各地线在适当的位置还是要有单点的电气连接，以保持地面的连续性。短接通道有时也形象地称为桥，桥应该有足够的宽度。地线为噪声提供低通回路，减小噪声干扰。可在重要的信号线旁平行地布地线，或用地线将重要的电路单元包围起来，使噪声有一个低通回路。如果由此造成较多地线平行，可用地线面或地线网格来处理，如图7所示。印制板上的电源供电线由于给板上的数字逻辑器件供电，因此线路中存在着瞬态变化的供电电流，向空间辐射电磁骚扰。供电线路电感又将引起共阻抗耦合干扰，同时会影响集成片的响应速度和引起供电电压的振荡。一般采用滤波去耦电容和减小供电线路特性阻抗的方法来抑制电源线中存在的骚扰。电源电路要和其他电路分开，并且电源线与地线的走向一致时有助于增强抗噪声性能。不相容的信号线（数字与模拟、高速与低速、大电流与小电流、高电压与低电压等）应相互远离，不要平行走线。分布在不同层上的信号线走向应相互垂直，这样可以减小线间的电场和磁场耦合干扰。信号线的布置最好根据信号的流向顺序安排，一个电路的输出信号线不要再折回输入信号线区域。信号线的形状不要有分支，拐角不要走成小于45°，否则会破坏导线特性阻抗的一致性，产生谐波与反射现象。高速信号线要尽可能地短，以免干扰其他信号线。在双面板上，必要时可在高速信号线两边加隔离地线。多层板上所有的高速时钟线都应根据时钟线的长短采取相应的屏蔽措施。应考虑信号线阻抗匹配问题，所谓阻抗匹配就是信号线的负载应与信号线的特性阻抗相等。造成不匹配的原因主要是信号线走线过程中产生的特性阻抗，应避免走线的宽窄不一、过多过孔等。信号线的特性阻抗保持不变，可以参照以下措施，如图8所示。（1）高速信号线布置在同一层，不经过过孔。一般数字信号线应避免穿过两个以上的过孔。高速信号线特别是时钟信号的引线最易产生电磁辐射干扰，设计时走线应尽量靠近地线回路，必要时可在两侧各加一根地线，并与地平面良好连接。不要与其他信号线平行走线，走线应尽可能短。另外，尽量少打过孔，以减小导线的不连续性。（2）信号线拐90°直角会产生特性阻抗变化，所以拐角处应设计成弧形或轨线的外侧用两个45°角连接。（3）信号线不要离印制板边缘太近，允许的情况下，保持最远，一般应大于2mm，否则会引起特性阻抗变化，而且容易产生边缘电磁场，增加向外的辐射；避免在PCB边缘安排重要的信号线，如时钟和复位信号等。（4）时钟发生器若有多个负载，则不能用树形结构走线，而应用蜘蛛网形结构走线，即所有的时钟负载直接与时钟功率驱动器相互连接。用地线将时钟区圈起来，时钟线要尽量短。时钟线是对EMC影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其他信号线并行走线，且应远离一般信号线，避免对信号线的干扰。同时，应避开板上的电源部分，以防止电源和时钟互相干扰。当一块电路板上用到多个不同频率的时钟时，两根不同频率的时钟线不可并行走线。时钟线还应尽量避免靠近输出接口，防止高频时钟耦合到输出的cable线上并沿线发射出去。（5）印制板应尽量使用45°折线而不用90°折线布线，以减小高频信号对外的发射与耦合。（6）时钟、总线、片选信号要远离I/O线和接插件，远离模拟电压输入线。（7）石英晶体下面及对噪声敏感的器件下面不要走线。（8）任何信号都不要形成环路，如果不可避免，则要让环路区尽量小。（9）对进入印制板的信号要加滤波，从高噪声区到低噪声区的信号也要加滤波；同时，用串终端电阻的办法减小信号反射。（10）应尽量避免长距离的平行走线，尽可能拉开线的距离，减小导线之间的串扰。（11）信号线与电源及地线尽量不交叉，导线的拐角不允许为直角，直角走线会使传输线的线宽发生变化，造成阻抗的不连续，导致信号的反射。
往期相关文章:
滤波技术
屏蔽技术
接地技术(下)
接地技术(上)
