ti公司的 运算放大器的稳定性 第5部分 一共上传10部分 单电源缓冲器电路的实际设计
上传时间： 2016-05-24
上传用户：JasonC
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
免费的哦
上传时间： 2013-10-25
上传用户：胡岸888
为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计，整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计，并在一款多功能数字芯片上使用，版图面积为1 mm×1 mm，并参与MPW（多项目晶圆）计划流片，流片测试结果表明，在输出负载很大时，本设计能提供足够的驱动电流，同时延迟时间短、并占用版图面积小。
上传时间： 2013-10-08
上传用户：小鹏
触摸开关电路也叫触摸式调光、开关控制电路，主要用于生活中白炽灯光的控制。它与一个主要由双向可控硅组成的外围电路一起对光源进行调光、开关的触摸式控制，并具有记忆功能。摆脱了传统的机械拨动开关、电位器调光的形式，是一种新颖的升级换代产品。电路由输入缓冲器、锁相环、控制逻辑、亮度记忆、相角指针、数字比较器和输出驱动器组成。其框图见图１
上传时间： 2013-11-11
上传用户：tiantwo
UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE内，为空故令tmpTBufE=1，此tmpTBufE代表缓冲寄存器Tbuff是否为空可再予以送入新的要发送的数据。假如tmpTRegE=0（内有数据）则便要开始进行数据串行传输，传出数据为8位，连同启动信号“0”共需9位的发送计数，以BitCnt作计数。当BitCnt=0计数器便开始递加计数字节，同时令起始信号为0，送入TxD输出端输出。而计数器为1-8时都将TReg的最低位Treg(0)输出到TxD端，并令Treg[]作算术右移运算，依次将Treg[]的D7-D0通过D0移到TxD端输出，直到第9位时停止移位，并将停止位TxD=0发送而结束一个8位数据的发送。
上传时间： 2016-06-23
上传用户：kristycreasy
MCS—51单片机系统扩展 简单的并行接口由数据寄存器和少量的控制电路组成，暂存传送的数据。以锁存器、缓冲器为主要芯片，稍加控制都可以作为简单的并行接口.
上传时间： 2013-12-18
上传用户：冇尾飞铊
本论文所涉及的电源管理方案来源于与台湾某上市公司的横向合作项目，在电源管理产品朝着低功耗、高效率和智能化方向发展的形势下，论文采用了一种开关电源与低压降（LDO）线性电压调节器结合应用的集成方案，即将LDO作为升压型电源管理芯片的内部供电模块。按照方案的要求，本文设计了一种含缓冲级的低压降线性电压调节器。设计采用0.6um 30V BCD工艺，实现LDO的输入电压范围为6-13V：满足在-25-85℃的工作温度范围内，输出电压为5V：在典型负载电流（12.5mA）下，LDO的压降电压为120mv.文章首先阐述了整个方案的工作原理，给出LDO设计的指标要求；其次，依据系统方案的指标要求和制造工艺约束，实现包含误差放大器、基准源和保护电路等子模块在内的电压调整器：此外，文章还着重探讨了“如何利用放大器驱动100pF数量级的大电容负载”的问题：最后，给出整个模块总体电路的仿真验证结果。LDO的架构分析和设计以及基准源的设计是本文的核心内容。在LDO架构设计部分，文章基于对三种不同LDO拓扑的分析，选择并实现了含缓冲器级的LDO.设计中通过改进反馈网络，采用反馈电容，实现对LDO的环路补偿。同时，为提高误差放大器驱动功率管的能力、适应LDO低功耗发展的需求，文章探讨了如何使用放大器驱动大负载电容的问题。基于密勒定理和根轨迹原理，本文通过研究密勒电容的作用，采用MPC（Miller-Path-Compensation）结构，实践了两级放大器驱动大负载电容的方案，并把MPC补偿技术推广到三级放大器的设计中。
上传时间： 2022-06-22
上传用户：zinuoyu
文章首先阐述了整个方案的工作原理，给出LDO设计的指标要求；其次，依据系统方案的指标要求和制造1艺约束，实现包含误差放大器、基准源和保护电路等了模块在内的电压调整器：此外，文章还着重探讨了“如何利用放大器驱动100pF数量级的大电容负载"的问题；最后，给出整个模块总体电路的仿真验证结果。LDO的架构分析和设计以及基准源的设计是本文的核心内容。在LDO架构设计部分，文章基于对三种不同LDO拓扑的分析，选择并实现了含缓冲器级的LDO./设计中通过改进反馈网络，采用反馈电容，实现对LDO的环路补偿。同时，为提高误差放大器驱动功率管的能力、适应LDO低功耗发展的需求，文章探讨了如何使用放大器驱动大负载电容的问题，基于密勒定理和根轨迹原理，本文通过研究密勒电容的作用，采用MPC（Miller-Path-Compersation）结构，实践了两级放大器驱动大负载电容的方案，并把MPC补偿技术推广到三级放大器的设计中。文章设计的CRF（CRF：Current Re ference controlled by Feedback）电流基准是基于对传统自启动基准电流源的改进实现的。CRF基准电流源架构中存在一条阻性的电流道路，确保其在加载电源电压的过程中能够实现快速启动，响应速度达到1ps：而传统自启动基准电流源在相同的设计参数下，响应速度长达120us.CRF基准电流源突破了响应速度对其应用的限制。
上传时间： 2022-06-22
上传用户：lw125849842
显示器电路原理与维修
上传时间： 2013-04-15
上传用户：eeworm
