虫虫首页|资源下载|资源专辑|精品软件
登录|注册

组合电路

数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。
  • 本文详细介绍了制作电路板的方法及步骤. 实验板的功能 这个实验板可以做如下实验: 1.可以进行运算器(加、减、乘和除法)、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验 2.可以进

    本文详细介绍了制作电路板的方法及步骤. 实验板的功能 这个实验板可以做如下实验: 1.可以进行运算器(加、减、乘和除法)、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验 2.可以进行触发器、寄存器、计数器和一般时序电路的实验 3.可以进行频率计电路、时钟电路、计时电路、交通灯等复杂数字系统的实验 4.加扩展板可以进行A/D、D/A、串行E2ROM和8031单片机等方面的实验

    标签: 实验板 实验 详细介绍 电路板

    上传时间: 2015-10-02

    上传用户:colinal

  • 经典工具《CMOS组合电路》的电子书

    经典工具《CMOS组合电路》的电子书,物超所值

    标签: CMOS 组合电路 电子书

    上传时间: 2013-12-22

    上传用户:zhuyibin

  • 基于fpga和sopc的用VHDL语言编写的EDA组合电路的设计

    基于fpga和sopc的用VHDL语言编写的EDA组合电路的设计

    标签: fpga VHDL sopc EDA

    上传时间: 2016-02-03

    上传用户:wangchong

  • 7段数码是纯组合电路

    7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计,输出信号LED7S的7位分别接如图6-1数码管的7个段,高位在左,低位在右。例如当LED7S输出为 "1101101" 时,数码管的7个段:g、f、e、d、c、b、a分别接1、1、0、1、1、0、1,接有高电平的段发亮,于是数码管显示“5”。

    标签: 数码 组合电路

    上传时间: 2014-01-07

    上传用户:wff

  • 组合电路的设计8位加法器设计(ADD8.vhd)

    组合电路的设计8位加法器设计(ADD8.vhd)

    标签: ADD vhd 组合电路 8位

    上传时间: 2016-10-12

    上传用户:gonuiln

  • 7段数码显示译码器设计7段数码是纯组合电路

    7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1;接有高电平的段发亮,于是数码管显示“5”。

    标签: 数码显示 数码 译码器 组合电路

    上传时间: 2014-01-26

    上传用户:1427796291

  • 组合电路测试中的D算法论文2

    组合电路测试中的D算法论文2,便于大家习D算法相关的内容!

    标签: 组合电路 测试 算法 论文

    上传时间: 2013-12-19

    上传用户:1159797854

  • 利用门延时特性处理组合电路的测试问题,对FPGA的编程有用

    利用门延时特性处理组合电路的测试问题,对FPGA的编程有用

    标签: FPGA 延时 组合电路 测试

    上传时间: 2013-12-18

    上传用户:D&L37

  • 数字逻辑电路的ASIC设计.pdf.rar

    书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书 作者:(日)小林芳直 著,蒋民 译,赵宝瑛 校 出版社:科学出版社 原价:30.00 出版日期:2004-9-1 ISBN:9787030133960 字数:348000 页数:293 印次: 版次:1 纸张:胶版纸 开本: 商品标识:8901735 编辑推荐 -------------------------------------------------------------------------------- 内容提要 -------------------------------------------------------------------------------- 本书是“实用电子电路设计丛书”之一。本书以实现高速高可靠性的数字系统设计为目标,以完全同步式电路为基础,从技术实现的角度介绍ASIC逻辑电路设计技术。内容包括:逻辑门电路、逻辑压缩、组合电路、Johnson计数器、定序器设计及应用等,并介绍了实现最佳设计的各种工程设计方法。 本书可供信息工程、电子工程、微电子技术、计算技术、控制工程等领域的高等院校师生及工程技术人员、研制开发人员学习参考。 目录 -------------------------------------------------------------------------------- 第1章 ASIC=同步式设计=更高可靠性设计方法的实现 1.1 面向高性能系统的设计 1.2 同步电路的不足 1.3 同步电路设计 1.4 ASIC机能设计方法有待思考的地方 第2章 逻辑门电路详解 2.1 逻辑门电路的最基本的知识 2.2 加法电路及其构成方法 2.3 其他输入信号为3位的逻辑单元 2.4 复合逻辑门电路的调整 第3章 逻辑压缩与奎恩·麦克拉斯基法 3.1 除去玻色项的方法 3.2 奎恩·麦克拉斯基法 第4章 组合电路设计 4.1 选择器、解码器、编码器 4.2 比较和运算电路的设计 第5章 计数器电路的设计 5.1 计数器设计的基础 5.2 各种各样的计数器设计 5.3 LFSR(M系列发生器)的设计 第6章 江逊计数器 6.1 设计高可靠性的江逊计数器 6.2 冲刷顺序的组成 第7章 定序器设计 7.1 定序器电路设计的基础知识 7.2 把江逊计数器制作成状态机 7.3 一比特热位状态机与江逊状态机 7.4 跳跃动作的设计 第8章 定序器的高可靠化技术 8.1 高可靠性定序器概述 8.2 关注高可靠性江逊状态机 第9章 定序器的应用设计 9.1 软件处理与硬件处理 9.2 自动扶梯的设计 9.3 信号机的设计 9.4 数码存钱箱的设计 9.5 数字锁相环的设计 第10章 实现最佳设计的方法 10.1 如何杜绝运行错误的产生 10.2 16位乘法器的电路整定 10.3 冒泡分类器(bubble sorter)的电路设定 参考文献

    标签: ASIC 数字逻辑电路

    上传时间: 2013-06-15

    上传用户:龙飞艇

  • 制作CPLD电路实验板的方法及步骤

    本文详细介绍了制作电路板的方法及步骤.\r\n实验板的功能\r\n这个实验板可以做如下实验:\r\n1.可以进行运算器(加、减、乘和除法)、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验\r\n2.可以进行触发器、寄存器、计数器和一般时序电路的实验\r\n3.可以进行频率计电路、时钟电路、计时电路、交通灯等复杂数字系统的实验\r\n4.加扩展板可以进行A/D、D/A、串行E2ROM和8031单片机等方面的实验\r\n

    标签: CPLD 电路 实验板

    上传时间: 2013-09-01

    上传用户:吾学吾舞