fifo

FirstInputFirstOutput的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

fifo级联

fifo级联，利用verilog语言实现Xilinx fifo18单元的多个级联，增大fifo深度。

标签： fifo 级联

上传时间： 2017-01-28

上传用户：skfreeman
操作系统实验页面置换 fifo LRU 最优页面调度算法opT

操作系统实验页面置换 fifo LRU 最优页面调度算法opT

标签： fifo LRU opT 页

上传时间： 2013-12-23

上传用户：lifangyuan12
一个用VHDL源码编写的先进先出(fifo)缓冲器模块.可以进行fifo的仿真验证

一个用VHDL源码编写的先进先出(fifo)缓冲器模块.可以进行fifo的仿真验证

标签： fifo VHDL 源码模块

上传时间： 2014-02-28

上传用户：lunshaomo
另外一个用VHDL源码编写的fifo模块程序,可以比较一下和fifo有什么区别.

另外一个用VHDL源码编写的fifo模块程序,可以比较一下和fifo有什么区别.

标签： fifo VHDL 源码模块

上传时间： 2017-02-05

上传用户：xlcky
fifo vhdl源码

fifo vhdl源码，高可靠性，带有格雷码同步，有需要可依进行参考！

标签： fifo vhdl 源码

上传时间： 2014-01-20

上传用户：manking0408
EZ-USB的CY7C68013A实现Slave fifo的AutoIN。关键配置见TD_Init函数。

EZ-USB的CY7C68013A实现Slave fifo的AutoIN。关键配置见TD_Init函数。

标签： TD_Init EZ-USB 68013A C68013

上传时间： 2014-12-01

上传用户：ynsnjs
VERILOG Synchronous fifo. 4 x 16 bit words.

VERILOG Synchronous fifo. 4 x 16 bit words.

标签： Synchronous VERILOG words fifo

上传时间： 2017-02-18

上传用户：410805624
USB 2.0 fifo 工作模式 C语言编程 CY7C68013单片机

USB 2.0 fifo 工作模式 C语言编程 CY7C68013单片机

标签： C68013 68013 fifo USB

上传时间： 2017-02-19

上传用户：baiom
fifo和计数器以及时钟控制

fifo和计数器以及时钟控制，用于程控交换机教学，与DSP和ADDA芯片配合完成程控交换机功能

标签： fifo 计数器时钟控制

上传时间： 2013-11-28

上传用户：410805624
fifo example vhdl code

fifo example vhdl code

标签： example fifo code vhdl

上传时间： 2014-11-11

上传用户：康郎

fifo

fifo级联

操作系统实验页面置换 fifo LRU 最优页面调度算法opT

一个用VHDL源码编写的先进先出(fifo)缓冲器模块.可以进行fifo的仿真验证

另外一个用VHDL源码编写的fifo模块程序,可以比较一下和fifo有什么区别.

fifo vhdl源码

EZ-USB的CY7C68013A实现Slave fifo的AutoIN。关键配置见TD_Init函数。

VERILOG Synchronous fifo. 4 x 16 bit words.

USB 2.0 fifo 工作模式 C语言编程 CY7C68013单片机

fifo和计数器以及时钟控制

fifo example vhdl code