The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standards, or from scratch, to support a wide variety of custom protocols.The Wizard produces a wrapper, an example design, and a Testbench for rapid integration and verification of the serial interface with your custom function Features• Creates customized HDL wrappers to configureVirtex-5 RocketIO™ GTP transceivers• Users can configure Virtex-5 GTP transceivers toconform to industry standard protocols usingpredefined templates, or tailor the templates forcustom protocols• Included protocol templates provide support for thefollowing specifications: Aurora, CPRI, FibreChannel 1x, Gigabit Ethernet, HD-SDI, OBSAI,OC3, OC12, OC48, PCI Express® (PCIe®), SATA,SATA II, and XAUI• Automatically configures analog settings• Each custom wrapper includes example design, Testbench; and both implementation and simulation scripts
标签： Transceiver Virtex Wizar GTP
上传时间： 2013-10-20
上传用户：dave520l
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the Testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.
上传时间： 2013-11-01
上传用户：18862121743
我近期计划陆续整理出以下几个方面的学习笔记：初学 ModelSimSE 时被迷糊了几天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤；用 ModelSimSE 进行功能仿真和时序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的几个命令及 DO文件的学习笔记；近来学到的几招 Testbench 的技巧
上传时间： 2013-10-12
上传用户：18602424091
VHDL实现ALU的源代码，并且提供了一个详细的Testbench！
上传时间： 2013-11-28
上传用户：yyyyyyyyyy
MD5算法的verilog实现，同时包含有Testbench。
上传时间： 2014-01-09
上传用户：1159797854
专门做处理器和周边接口的著名ipcore厂商CAST出品的UART H16550 ，包含完整的使用说明手册、Testbench、可综合，如果被网站认可，将继续上传其余的几个更好的core。
上传时间： 2013-12-02
上传用户：zhenyushaw
波形发生器，带Testbench， 多平台 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn
标签： 波形发生器
上传时间： 2014-01-19
上传用户：familiarsmile
这是06年4月刚刚完成的程序，从opencore.org下载而来。用vhdl语言描写，以及matlab仿真，Testbench，以及在xinlinx上的综合。 The MDCT core is two dimensional discrete cosine transform implementation designed for use in compression systems like JPEG. Architecture is based on parallel distributed arithmetic with butterfly computation.
标签： 程序
上传时间： 2013-12-16
上传用户：123啊
我是VHDL的初学者，这是我自己编译的简单的几个VHDL码，功能有3-8解码器及其Testbench,16位寄存器及其Testbench和交通灯。 希望能和其他初学者一起讨论学习，并得到高手的指点
上传时间： 2013-12-19
上传用户：ouyangtongze
16位的移位寄存器，加上Testbench,可以在modelsim里面运行~
标签： 移位寄存器
上传时间： 2015-07-18
上传用户：璇珠官人
