兼容win7，安装时用管理员权限安装即可。另外，2009速度进一步加快，用起来非常顺手，还有一个细节，Hspice2009中，avanwave不再是默认看图工具，而改成waveview，即sx。所以如果想要用avanwave看图，需要从安装程序中调入，或者将cosmos的路径填入avanwave的路径即可关联。
上传时间： 2013-08-03
上传用户：pkkkkp
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用Hspice仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
针对传统第二代电流传输器（CCII）电压跟随不理想的问题，提出了新型第二代电流传输器（CCCII）并通过采用新型第二代电流传输器（CCCII）构成二阶电流模式带通滤波器，此滤波器只需使用2个电流传输器和2个电容即可完成设计。设计结构简单，其中心频率可由电流传输器的偏置电流控制。利用Hspice软件仿真分析并验证了理论设计的准确性和可行性。
上传时间： 2013-11-15
上传用户：jqy_china
介绍了一种基于低压、宽带、轨对轨、自偏置CMOS第二代电流传输器（CCII）的电流模式积分器电路，能广泛应用于无线通讯、射频等高频模拟电路中。通过采用0.18 μm工艺参数，进行Hspice仿真，结果表明：电流传输器电压跟随的线性范围为-1.04～1.15 V，电流跟随的线性范围为-9.02～6.66 mA，iX/iZ的-3 dB带宽为1.6 GHz。输出信号的幅度以20dB/decade的斜率下降，相位在低于3 MHz的频段上保持在90°。
上传时间： 2014-06-20
上传用户：lvchengogo
介绍了广泛应用于各种电流模式电路的第二代电流控制电流传输器原件的跨导线性环特性和端口特性，以及其基本组成共源共栅电流镜，并提出了基于共源共栅电流镜的新型COMS电流传输器。在此基础上，设计了基于电流控制电流传输器的电流模式积分电路，并利用Hspice软件进行输入为正弦波和方波时的输出波形的仿真验证。
上传时间： 2013-10-22
上传用户：wtrl
为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计，整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计，并在一款多功能数字芯片上使用，版图面积为1 mm×1 mm，并参与MPW（多项目晶圆）计划流片，流片测试结果表明，在输出负载很大时，本设计能提供足够的驱动电流，同时延迟时间短、并占用版图面积小。
上传时间： 2013-10-08
上传用户：小鹏
采用电流模脉宽调制控制方案的电池充电芯片设计,锯齿波信号的线性度较好,当负载电路减小时,自动进入Burst Mode状态提高系统的效率。整个电路基于1.0 μm 40 V CMOS工艺设计,通过Hspice完成了整体电路前仿真验证和后仿真,仿真结果表明,振荡电路的性能较好,可广泛应用在PWM等各种电子电路中。
上传时间： 2014-12-23
上传用户：kangqiaoyibie
针对于目前CMOS电流控制电流传输器（CCCII）中普遍存在的温度依赖性问题，提出一个新的温度补偿技术。这种技术主要使用电流偏置电路和分流电路为CCCII产生偏置电流，其中偏置电路中的电流和μC'OX成正比。基于0.5μm CMOS工艺参数，运用Hspice仿真软件，对提出的电路进行仿真，仿真结果验证了电路的正确性。
上传时间： 2013-10-12
上传用户：归海惜雪
摘要：采用共源共栅运算放大器作为驱动，设计了一种高电源抑制比和低温度系数的带隙基准电压源电路，并在TSMC0.18Um CMOS工艺下，采用Hspice进行了仿真.仿真结果表明：在-25耀115益温度范围内电路的温漂系数为9.69伊10-6/益，电源抑制比达到-100dB，电源电压在2.5耀4.5V之间时输出电压Vref的摆动为0.2mV，是一种有效的基准电压实现方法.关键词：带隙基准电压源；电源抑制比；温度系数
上传时间： 2013-11-19
上传用户：王成林。
研究所设计的晶振电路设计文档，文档包含Hspice源码
上传时间： 2013-12-03
上传用户：wang5829
