高速Viterbi处理器的并行算法和结构
上传时间： 2014-01-22
上传用户：GHF
用verilog编写的高速8路并行dds模块，用于与高速da(1ghz或以上)接口产生任意频率正弦波，模块已经经过工程验证，用于产品中。
上传时间： 2014-01-03
上传用户：ruan2570406
针对高速数字信号处理的要求,提出用FPGA 实现基- 4FFT 算法,并对其整体结构、蝶形单 元进行了分析. 采用蝶算单元输入并行结构和同址运算,能同时提供蝶形运算所需的4 个操作 数,具有最大的数据并行性,能提高处理速度 按照旋转因子存放规则,蝶形运算所需的3 个旋转 因子地址相同,且寻址方式简单 输出采取与输入相似的存储器 运算单元同时采用3 个乘法的 复数运算算法来实现.
上传时间： 2017-03-08
上传用户：671145514
应用并行多数据采集通道复用技术实现高速实时采样系统_英文_
上传时间： 2013-12-05
上传用户：tuilp1a
本文提出一种通用的CRC 并行计算原理及实现方法,适于不同的CRC 生成多项式和不同并行度(如8 位、16 位、及32 位等) ,与目前已采用的查表法比较,不需要存放余数表的高速存储器,减少了时延,且可通过增加并 行度来降低高速数传系统的CRC 运算时钟频率.
上传时间： 2017-08-02
上传用户：wang0123456789
高速电路设计软件Cadence allegro高级应用之并行设计指南。
标签： allegro
上传时间： 2022-05-24
上传用户：canderile
本论文围绕提高高速变频电机设计水平和促进电机CAD技术发展这一主题，对高速变频电机电磁设计和电机智能设计方法进行了深入的研究。 1.分析了集肤效应对高速变频电机设计的影响。针对高速变频电机转子导体中集肤效应现象较为严重的特点，用有限元法对不同转子槽型在不同频率时的集肤效应进行了分析，并提出了一种利用有限元法的精确计算结果和人工神经网络的非线性映射能力计算电机转子集肤效应系数的新方法，能够快速有效的给出转子不同槽型不同频率时的集肤效应系数。 2.研究了电压型SPWM变频器输出时间谐波频谱以及调制参数对输出谐波的影响，为精确分析高速变频电机的谐波效应和选择适当的变频器提供参考。分析了时间谐波对高速变频电机效率、功率因数及输出转矩的影响，对提高高速变频电机设计精度具有指导意义。 3.从电磁设计的角度探讨了高速变频电机设计过程，所得出的结论对于高速变频电机设计具有指导意义。论文还提出了一个可以考虑时间谐波效应的高速变频电机分析模型，在此基础上编制了高速变频电机电磁仿真程序。 4.前人工作的基础上，进一步研究了人工智能技术在电机设计中的应用。针对电机设计不同阶段的特点，首次提出了面向电机设计过程的智能设计集成推理体系。 5.从设计过程优化的角度，研究了电机设计状态评价问题，建立了电机设计状态综合评价模型，能够对电机设计的不同层次、不同阶段及时进行设计状态评价。@ @ 6.研究了基于实例推理技术在电机初始方案设计过程中的应用，首次提出了一种基于知识引导和相似优先的混合型实例检索算法，给出了基于BP神经网络的实例相似度判定机制，可以提高检索效率。 7.针对传统电机调整设计专家系统的缺陷，提出了一种新型的基于神经网络推理机制的电机调整设计混合型专家系统模型，该模型将专家系统技术与神经网络、电机综合设计方法有效结合，具有并行推理和系统自学习能力，解决了调整设计过程中调整力度难以确定的问题。 8.论支还研究了基于遗传算法的电机优化设计方法。针对遗传算法中普遍存在的早熟收敛和搜索效率低的现象，提出了一种改进遗传算法一变焦自适应遗传算法，有助于提高优化效率和克服早熟。 9.在上述工作的基础上，首次提出了支持远程设计的电机智能设计集成平台的概念，给出了基于软总线和组件机制的平台实现模型。并对集成平台中电机模型集成技术、基于Objectorx的电机图形绘制技术和基于Web的远程设计支持技术等关键技术进行了讨论。
上传时间： 2013-04-24
上传用户：dbs012280
现代社会信息量爆炸式增长，由于网络、多媒体等新技术的发展，用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移，以及PCB布线的困难，使得传输速率的进一步提升面临设计的极限；而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势，正迅速取代传统的并行技术，成为业界的主流。 本论文针对目前比较流行并且有很大发展潜力的两种高速串行接口电路——高速链路口和Rocket I/O进行研究，并以Xilinx公司最新款的Virtex-5 FPGA为研究平台进行仿真设计。本论文的主要工作是以某低成本相控阵雷达信号处理机为设计平台，在其中的一块信号处理板上，进行了基于LVDS(Low VoltageDifferential Signal)技术的高速LinkPort(链路口)设计和基于CML(Current ModeLogic)技术的Rocket I/O高速串行接口设计。首先在FPGA的软件中进行程序设计和功能、时序的仿真，当仿真验证通过之后，重点是在硬件平台上进行调试。硬件调试验证的方法是将DSP TS201的链路口功能与在FPGA中的模拟高速链路口相连接，进行数据的互相传送，接收和发送的数据相同，证明了高速链路口设计的正确性。并且在硬件调试时对Rocket IO GTP收发器进行回环设计，经过回环之后接收到的数据与发送的数据相同，证明了Rocket I/O高速串行接口设计的正确性。
上传时间： 2013-04-24
上传用户：恋天使569
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-05-24
上传用户：qiaoyue
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-07-09
上传用户：sdfsdfs
