这篇论文以数字电视条件接收系统为研究对象，系统硬件设计以DSP和FPGA为实现平台，采用以DSP实现其加密算法、以FPGA实现其外围电路，对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势，提出采用 DSP+FPGA结构的设计方式，将ECC与AES加密算法应用于SK与CW的加密；根据其原理对系统进行总体设计，同时对系统各部分的硬件原理图进行详细设计，并进行 PCB设计。其次采用从上而下的设计方式，对FPGA实现的逻辑功能划分为各个功能模块，然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明：基于通用加扰算法(CSA)的加扰器模块，满足TS流加扰要求；块加密模块的最高时钟频率达到229.89MHz，流加密模块的最高时钟频率达到331.27MHz，对于实际的码流来说，具有比较大的时序裕量；DSP接口模块满足 ADSP BF-535的读写时序；包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程，充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证，并下载至ADSP BF-535评估板上运行。输出结果表明：有限域运算汇编语言编程的实现方式，其运行速度明显提高， 192位加法提高380个时钟周期，32位乘法提高92个时钟周期；ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词：条件接收，DSP，FPGA，ECC，AEs
上传时间： 2013-07-03
上传用户：www240697738
随着数字电视全国范围丌播时间表的临近，数字电视技术得到很大发展，数字电视信号在信源基带数据和信道传输等方面已经进一步标准化，数字电视传播途径也越来越广，在卫星、地面及有线电视网中传输数字电视信号得到迅速发展。借着2008年奥运的东风，数字电视领域的应用研究方兴未艾。 本课题目的是完成有线数字电视广播系统的重要设备--调制器的设计和实现，核心器件选用FPGA芯片。系统硬件实现以国家标准GY/T 170-2001(有线数字电视广播信道编码与调制规范)为主要依据，以Xilinx公司的Virtex系列(Virtex 4，Virtex 5)芯片及相关开发板(ML402、ML506)为平台，主要任务是基于相关标准对其实用技术进行研究和开发。完成了信道编码和调制的模块划分、Verilog HLD程序的编写(或IP核的调用)和仿真以及在板调试和联调等工作，设计目的是在提高整个系统集成度的前提下实现多频点调制。 本文在研究现有数字电视网络技术和相关产品的基础上，以国标GY/T170-2001为主要依据并参阅了其他的相关标准，提出了多频点QAM调制器的实现方案。整个工作包括：模块划分，完成了基带物理接口(输入)、包头反转与随机化、RS编码、卷积交织、码流变换、差分编码、星座映射、基带成型(包括Nyquist滤波器、半带滤波器、CIC滤波器的设计或模块调用)、高端DAC的配置(输出)等模块的Verilog HLD程序的编写(或者IP核调用)和仿真等工作；成功进行了开发板板级调试，调试的过程中充分利用Xilinx公司的开发板和调试软件ChipScope，成功设计了验证方案并进行了模块验证；最后进行了各模块联调工作，设计了系统验证方案并成功完成对整个系统的验证工作。 经测试表明，该系统主要性能达到国家相关标准GY/T 198-2003(有线数字电视广播QAM调制器技术要求和测量方法)规定的技术指标，可以进入样机试生产环节。
上传时间： 2013-04-24
上传用户：jiangfire
CCSDS组织(空间数据系统咨询委员会)于2005年公布了新的图像压缩标准，该标准算法采用基于小波变换的比特平面编码方法，支持无损有损压缩编码和精确码率控制并具有较好的抗误码能力和非常高的图像压缩性能，能满足实际应用中的多种需求。同时该算法具有较低的算法复杂度，易于低功耗硬件实现，并且对航天图像具有较高的适应性，因此，在航天应用方面具有广阔的前景。 本论文主要针对CCSDS图像压缩算法的FPGA硬件实现，在有限的硬件资源下，提出高速高效的CCSDS图像压缩编码器设计方案并在已有的FPGA硬件平台上加以实现。本文首先对CCSDS图像压缩算法的编码原理进行详细介绍；然后提出DWT、BPE和码流组织这三大模块的并行化硬件实现方案，并给出了进行批量仿真测试的仿真平台设计方案。最后在Xilinx VIRTEX-II FPGA平台上经过成功验证，测试结果表明系统各项技术指标可满足星载图像压缩的要求。
上传时间： 2013-06-13
上传用户：wanghui2438
这是用FPGA实现的设计两人掷骰子比较点大小的游戏，里面有详细的程序源码及分析，希望有些帮助
上传时间： 2013-08-06
上传用户：lili123
大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。
上传时间： 2013-09-06
上传用户：gut1234567
串联高频逆变电源的逆变桥一定要遵守先关断后导通的原则，即上下桥臂存在一定的死区时间。本文基于对全桥逆变换流分析的基础上，以设计最佳死区为目的，最终通过计算得出了使开关器件工作于零电压开关（ZVS）条件时的死区时间，且设计了以CD4046和SG3525为核心的控制电路，给出了谐振网络参数的计算。
上传时间： 2013-10-20
上传用户：stella2015
为了加快 CMMB的推广和应用，全面评估CMMB网络的性能，尤其是测试CMMB的移动接收效果和城市覆盖效果，文中提出了一种基于CY7C68013A芯片的CMMB网络测试接收机的设计方案。本方案采用CY7C68013A芯片为控制核心，利用CY7C68013A芯片的GPIO口模拟的I2C、SPI总线通信接口和USB接口与PC机通信等技术，实现了CMMB信号参数存储、读取与CMMB码流播放同步进行的功能。
上传时间： 2013-11-14
上传用户：zhangyigenius
设计了一套集音视频采集、环境数据采集于一体的机场导航站综合监控系统的前端采集装置。采用ARM处理器S3C2410和GO7007SB芯片设计了嵌入式音视频压缩主板，可将音视频数据采集、压缩、打包为MPEG4码流后，通过以太网上传到监控中心管理软件。环境采集卡采集的数据可以通过音视频采集主板实现透明传输，采用GM8125实现串口扩展后可接入5条RS485总线，同时采集上百个底层监测设备，具有较强灵活性和负载能力。
上传时间： 2013-10-26
上传用户：海陆空653
音频编码。有关oggvorbis开发，主要为ogg码流结构及封装的程序，和vorbis-tools,libvorbis一起使用
上传时间： 2013-11-25
上传用户：ynsnjs
设计一个模块，从一个窜行数据流里检测出码流“11100”，这个模块包括reset,clk,datain及输出端pmatch
标签： 模块
上传时间： 2015-04-18
上传用户：zhichenglu
