压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
上传时间: 2014-11-28
上传用户:xieguodong1234
这是一个rs译码器的verilog程序运行于quatus
上传时间: 2015-05-30
上传用户:mikesering
全部的译码器的程序是用matlab编程的,大家可以下来看看,有什么评论就请告诉我好吗,谢谢啊
上传时间: 2015-06-07
上传用户:tfyt
信道编码线性分组码hamming码的编码器译码器设计与仿真实现。
上传时间: 2015-06-11
上传用户:古谷仁美
viterbi 编译码器C源程序,rate=1/2 N=7
上传时间: 2015-06-14
上传用户:gundan
哈夫曼编/译码器(3) 哈夫曼编/译码器(3) 哈夫曼编/译码器
标签: 译码器
上传时间: 2014-01-08
上传用户:cuiyashuo
CPLD制作的BCD译码器软件,包含源代码等
上传时间: 2014-09-09
上传用户:xiaoxiang
介绍了一种串行LDPC码的编码器和译码器的实现形式 C++环境下编写。有些地方还需完善,请各位帮忙指正。
上传时间: 2013-12-24
上传用户:wys0120
47译码器器的verilog源代码,经过编译仿真的,绝对真确,对初学者很有帮助
上传时间: 2014-01-23
上传用户:lanhuaying
3-8译码器,BCD码转换10进制,计数器
上传时间: 2014-08-11
上传用户:Andy123456