虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

图像编码

图像编码也称图像压缩,是指在满足一定质量(信噪比的要求或主观评价得分)的条件下,以较少比特数表示图像或图像中所包含信息的技术。
  • 图像采集与远程传输系统的研究

    嵌入式图像采集、处理与传输系统具有体积小、稳定性高等优点,在智能交通、电力、通讯、计算机视觉等领域应用广泛。随着DSP技术的发展,在DSP上用软件实现实时视频压缩成为数字视频压缩标准应用的亮点,这种应用比起专门的压缩芯片更具有灵活性和升级潜力。 本文主要研究一种基于DSP TMS320VC5402脱机视频采集、压缩编码和视频数据通信的方法和DSP外围硬件系统设计。 在本设计中,图像采集部分利用SAA7111视频采集芯片完成视频信号的精确采集;利用FPGA完成复杂且高速的逻辑控制及时序设计,完成DSP外扩RAM,Flash等高速硬件电路设计,同时完成DSP的地址译码电路,将采集的数字视频信号存储在DSP外扩存储空间中;用FPGA基于N1OSⅡ来虚拟设计了I

    标签: 图像采集 远程传输

    上传时间: 2013-07-02

    上传用户:亚亚娟娟123

  • 基于FPGA的H264视频编码器设计

    随着多媒体编码技术的发展,视频压缩标准在很多领域都得到了成功应用,如视频会议(H.263)、DVD(MPEG-2)、机顶盒(MPEG-2)等等,而网络带宽的不断提升和高效视频压缩技术的发展使人们逐渐把关注的焦点转移到了宽带网络数字电视(IPTV)、流媒体等基于传输的业务上来。带宽的增加为流式媒体的发展铺平了道路,而高效的视频压缩标准的出台则是流媒体技术发展的关键。H.264/AVC是由国际电信联合会和国际标准化组织共同发展的下一代视频压缩标准之一。新标准中采用了新的视频压缩技术,如多模式帧间预测、1/4像素精度预测、整数DCT变换、变块尺寸运动补偿、基于上下文的二元算术编码(CABAC)、基于上下文的变长编码(CAVLC)等等,这些技术的采用大大提高了视频压缩的效率,更有利于宽带网络数字电视(IPTV)、流媒体等基于传输的业务的实现。 本文主要根据视频会议应用的需要对JM8.6代码进行优化,目标是实现基于Baseline的低复杂度的CIF编码器,并对部分功能模块进行电路设计。在设计方法上采用自顶向下的设计方法,首先对H.264编码器的C代码和算法进行优化,并对优化后的结果进行测试比较,结果显示在图像质量没有明显降低的情况下,H.264编码器编码CIF格式视频每秒达到15帧以上,满足了视频会议应用的实时性要求。然后,以C模型为参考对H.264编码器的部分功能模块电路进行设计。采用Verilog HDL实现了这些模块,并在Quartus Ⅱ中进行了综合、仿真、验证。主要完成了Zig-zag扫描和CAVLC模块的设计,详细说明模块的工作原理和过程,然后进行多组的仿真测试,结果与C模型相应部分的结果一致,证明了设计的正确性。

    标签: FPGA H264 视频编码器

    上传时间: 2013-06-11

    上传用户:kjgkadjg

  • 基于FPGA的静止图像压缩系统的研究

    基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛,由于原始图像数据量比较大,因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域,国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统,通过改进算法,优化结构,在合理的利用硬件资源的条件下,有效的挖掘出算法内部的并行性。改进了DCT变换算法,设计了并行查找表结构的乘法器,采用了流水线优化算法来解决时间并行性问题,提高了DCT模块的运算速度。依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成了Huffman编码运算,同时提高了编码速度。整个设计通过EDA软件进行了逻辑综合及功能与时序仿真。综合和仿真结果表明,本文提出的算法在速度和资源利用方面均达到了较好的状态,可满足实时JPEG图像压缩的要求。 设计了一个硬件开发平台,对JPEG图像压缩系统进行了验证。硬件平台上使用ADV7181B来实现AD转换;使用TI公司TMS320C6416型DSP芯片实现了系统配置以及通过PCI接口与上位机PC的实现数据交换;使用Microsoft VC++6.0开发平台开发了系统控制软件平台,实现对整个压缩系统的控制。

    标签: FPGA 图像压缩系统

    上传时间: 2013-05-24

    上传用户:GHF

  • 基于FPGA的图像处理加速研究

    随着微电子技术的高速发展,实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择,基于FPGA的图像处理专用系统的研究将成为信息产业的新热点。 本文详细介绍了一种实时监控图像处理系统的设计方案,实现了具有前端视频采集系统、图像预处理功能系统、图像显示系统。该系统采用Altera公司的FPGA芯片作为中央处理器,由视频采集模块、异步FIFO模块、视频解码模块、I

    标签: FPGA 图像处理

    上传时间: 2013-06-20

    上传用户:wc412467303

  • 基于FPGA的视频图像画面分割器

    视频监控一直是人们关注的应用技术热点之一,它以其直观、方便、信息内容丰富而被广泛用于在电视台、银行、商场等场合。在视频图像监控系统中,经常需要对多路视频信号进行实时监控,如果每一路视频信号都占用一个监视器屏幕,则会大大增加系统成本。视频图像画面分割器主要功能是完成多路视频信号合成一路在监视器显示,是视频监控系统的核心部分。 传统的基于分立数字逻辑电路甚至DSP芯片设计的画面分割器的体积较大且成本较高。为此,本文介绍了一种基于FPGA技术的视频图像画面分割器的设计与实现。 本文对视频图像画面分割技术进行了分析,完成了基于ITU-RBT.656视频数据格式的画面分割方法设计;系统采用Xilinx公司的FPGA作为核心控制器,设计了视频图像画面分割器的硬件电路,该电路在FPGA中,将数字电路集成在一起,电路结构简洁,具有较好的稳定性和灵活性;在硬件电路平台基础上,以四路视频图像分割为例,完成了I2C总线接口模块,异步FIFO模块,有效视频图像数据提取模块,图像存储控制模块和图像合成模块的设计,首先,由摄像头采集四路模拟视频信号,经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后,根据画面分割需要进行视频图像数据抽取,并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后,按照数字视频图像的数据格式,将四路视频图像合成一路编码输出,实现了四路视频图像分割的功能。从而验证了电路设计和分割方法的正确性。 本文通过由FPGA实现多路视频图像的采集、存储和合成等逻辑控制功能,I2C总线对两片视频解码器进行动态配置等方法,实现四路视频图像的轮流采集、存储和图像的合成,提高了系统集成度,并可根据系统需要修改设计和进一步扩展功能,同时提高了系统的灵活性。

    标签: FPGA 视频图像 画面分割器

    上传时间: 2013-04-24

    上传用户:啦啦啦啦啦啦啦

  • H264视频编码器帧内预测系统设计

    H.264视频编解码标准以其高压缩比、高图像质量、良好的网络适应性等优点在数字电视广播、网络视频流媒体传输、视频实时通信等许多方面得到了广泛应用。提高H.264帧内预测的速度,对于实时性要求较高的场合具有重大的意义。为此,论文在总结国内外相关研究的基础上,针对H.264帧内预测的软件实现具有运算量大、实时性差等缺点,提出了一种基于FPGA的高并行、多流水线结构的帧内预测算法的硬件实现。    论文在详细阐述H.264帧内预测编码技术的基础上,分析了17种预测模式算法,通过Matlab仿真建模,直观地给出了预测模式的预测效果,并在JM12.2官方验证平台上测试比较各种预测模式对编码性能的影响,以此为根据对帧内预测模式进行裁剪。接着论文提出了基于FPGA的帧内预测系统的设计方案,将前段采集剑的RGB图像通过色度转换模块转换成YCbCr图像,存入片外SDRAM中,控制模块负责读写数掘送入帧内预测模块进行处理。帧内预测模块中,采用一种并行结构的可配置处理单元,即先求和再移位最后限幅的电路结构,来计算各预测模式下的预测值,极大地减小了预测电路的复杂度。针对预测模式选择算法,论文采用多模式并行运算的方法,即多个结构相同的残差计算模块,同时计算各种预测模式对应的SATD值,充分发挥FPGA高速并行处理的能力。其中Hadamard变换使用行列分离的变换方法,采用蝶形快速变换、流水线设计提高硬件的工作效率。最后,论文设计了LCD显示模块直观地显示所得到的最佳预测模式。    整个帧内预测系统被划分成多个功能模块,采用层次化、模块化的设计思想,并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计,由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明,系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上,能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索,具有一定的实用价值。

    标签: H264 视频编码器 帧内预测 系统设计

    上传时间: 2013-07-21

    上传用户:ABCD_ABCD

  • 基于CCSDS算法的星载图像压缩系统

    CCSDS组织(空间数据系统咨询委员会)于2005年公布了新的图像压缩标准,该标准算法采用基于小波变换的比特平面编码方法,支持无损有损压缩编码和精确码率控制并具有较好的抗误码能力和非常高的图像压缩性能,能满足实际应用中的多种需求。同时该算法具有较低的算法复杂度,易于低功耗硬件实现,并且对航天图像具有较高的适应性,因此,在航天应用方面具有广阔的前景。    本论文主要针对CCSDS图像压缩算法的FPGA硬件实现,在有限的硬件资源下,提出高速高效的CCSDS图像压缩编码器设计方案并在已有的FPGA硬件平台上加以实现。本文首先对CCSDS图像压缩算法的编码原理进行详细介绍;然后提出DWT、BPE和码流组织这三大模块的并行化硬件实现方案,并给出了进行批量仿真测试的仿真平台设计方案。最后在Xilinx VIRTEX-II FPGA平台上经过成功验证,测试结果表明系统各项技术指标可满足星载图像压缩的要求。

    标签: CCSDS 算法 星载 图像压缩系统

    上传时间: 2013-06-13

    上传用户:wanghui2438

  • 一种基于LBT的分布式图像压缩算法

    无线多媒体传感器网络(WMSNs)中传感器节点采集的数据量非常大,在传输前需对大数据量的多媒体信息进行压缩处理,但是单节点能源受限,存储、处理能力相对较弱。针对无线多媒体传感器网络应用的高效、低耗能的需求这些问题,在图像压缩双正交重叠变换(LBT)的基础上,文中提出了一种基于此变换的分布式无线多媒体传感器网络图像压缩算法。即基于簇结构,把压缩任务分配给其他节点,通过多个节点相互协作,共同完成图像的压缩编码和传输。实验结果表明,在传感器节点散布不均且较为密集的情况下,该算法在高质量、低复杂度和低功耗等方面都有了很大的性能提高。

    标签: LBT 分布式 图像压缩 算法

    上传时间: 2014-12-23

    上传用户:langliuer

  • 用于图像分类的有偏特征采样方法

    为了模拟图像分类任务中待分类目标的可能分布,使特征采样点尽可能集中于目标区域,基于Yang的有偏采样算法提出了一种改进的有偏采样算法。原算法将目标基于区域特征出现的概率和显著图结合起来,计算用于特征采样的概率分布图,使用硬编码方式对区域特征进行编码,导致量化误差较大。改进的算法使用局部约束性编码代替硬编码,并且使用更为精确的后验概率计算方式以及空间金字塔框架,改善了算法性能。在PASCAL VOC 2007和2010两个数据集上进行实验,平均精度比随机选取的特征采样方法能够提高约0.5%,验证了算法的有效性。

    标签: 图像分类 特征采样

    上传时间: 2013-10-24

    上传用户:wawjj

  • CIS+ARM9实现条码图像采集系统

    系统采用CIS实现行扫描,配合光电旋转编码器及减速电机组成的运动平台完成整幅图像数据的采集。可根据条码尺寸大小动态调整扫描长度,从而减少了大量无用信息的采集。该系统可广泛应用于二维条码识别、纸币序列号识别等各种对图像细节比较苛刻的场合,能够较大地提高识别效率。

    标签: CIS ARM 条码 图像采集系统

    上传时间: 2013-11-13

    上传用户:徐孺