MCS-51系列单片机指令A表MCS-51系列单片机指令d表MCS-51系列单片机指令c表MCS-51系列单片机指令i表MCS-51系列单片机指令j表MCS-51系列单片机指令l表MCS-51系列单片机指令m表MCS-51系列单片机指令n表MCS-51系列单片机指令i表MCS-51系列单片机指令s表MCS-51系列单片机指令x表
上传时间： 2014-03-27
上传用户：chengxin
C51单片机视频教程:uv2.1视频使用教程 所属专题：单片机视频教程
上传时间： 2013-10-27
上传用户：bqc1245824354
PL2303或PV8651USB转串口原理图:由PV8651芯片组成。
上传时间： 2013-11-01
上传用户：CHENKAI
本文介绍使用AT89C2051 制作的一种发音电路, 各种声音通过编程实现, 灵活方便。原理图如图1 所示。图1 发音电路原理该电路利用方波谐波成份丰富的特点,编程采用计时器延迟法发音, 即每个音的半周期计时中断一次, 而使输出P110 (或其他IöO 口) 反相, 重复执行产生某种频率的信号。例如: 中音DO 的频率为523Hz, 其周期为1912Ls, 半周期为956Ls, 若初始P110= 1, 经956Ls 后应使P110= 0, 再经956Ls 恢复P110= 1, 这样就可发出中音DO。
上传时间： 2013-10-11
上传用户：Altman
51单片机驱动步进电机(含电路图和源程序代码） 源程序:stepper.c stepper.hex /* * STEPPER.C * sweeping stepper's rotor cw and cww 400 steps * Copyright (c) 1999 by W.Sirichote */ ＃i nclude c:\mc5151io.h /* include i/o header file */ ＃i nclude c:\mc5151reg.h register unsigned char j,flag1,temp; register unsigned int cw_n,ccw_n; unsigned char step[8]={0x80,0xc0,0x40,0x60,0x20,0x30,0x10,0x90} #define n 400 /* flag1 mask byte 0x01 run cw() 0x02 run ccw() */
上传时间： 2013-11-09
上传用户：钓鳌牧马
电子发烧友网：针对目前电子发烧友网举办的“玩转FPGA：iPad2，赛灵思开发板等你拿”，小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉，所以特意在此整理了一些相关知识，希望对大家有所帮助。当然也希望Xilinx FPGA爱好者能跟我们一起来探讨学习！ 本文主要帮助大家熟悉利用ISE进行Xilinx 公司FPGA 代码开发的基本流程。主要是帮助初学者了解和初步掌握 ISE 的使用，不需要 FPGA 的开发基础，所以对每个步骤并不进行深入的讨论。 图 实例显示成果图
上传时间： 2013-11-06
上传用户：时代将军
针对高校实验教学的现状以及存在的问题，提出了基于Struts的网络实验教学平台。设计这样一个教学平台其主要目的也是在帮助学生完成对知识的建构，同时也必需要考虑相应的教学目标以及教学策略的运用。该平台采用C/S局域网，把实验教学系统放在服务器端，让学生通过浏览器来访问，软件使用MVC模式。平台整合了现有的实验资源，通过实验预约排课等模块辅助实验室管理员的日常管理工作，帮助实验教学顺利有效的开展，实现学生的个性化学习，实现以人为本的教育理念；同时促进了教育信息化的发展，有利于培养学生的综合素质。
上传时间： 2013-11-10
上传用户：zczc
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20 μs，跳频模式Δf=50 MHz的定时间不超过30 μs，近端杂散抑制度优于-50 dBc。
上传时间： 2014-12-28
上传用户：assef
PCIE 3.0相对于它的前一代PCIE 2.0的最主要的一个区别是速率由5GT/s提升到了8GT/s。为了保证数据传输密度和直流平衡以及时钟恢复，PCIE 2.0中使用了8B/10B编码，即将每8位有效数据编码为10位数据进行传输，这样链路中将会有20%信息量是无效的，即使得链路的最大传输容量打了20%的折扣。而速率提升的目的是为了更快的传输数据，编码方式也不可或缺，因此在PCIE 3.0中还通过使用128B/130B的编码方式（无效信息量减低为1.5625%），同时使用加扰的方式（即数据流先和一个多项式异或得到一个更加随机性的数据，到接收端使用同样的多项式将其恢复出来）来实现数据传输密度和直流平衡以及时钟恢复的实现。
上传时间： 2014-12-29
上传用户：shaojie2080
文中针对某型声纳维修训练系统的通信需求，结合声纳信号发生器的特点，提出了基于C/S模式的通信控制模块设计方案。模块采用Winsock网络编程技术实现了客户机与服务器间高速局域网通信，服务器响应客户机的请求后，输出数字控制量并利用PCI-1711的12位D/A转换功能，将数字控制量转换为模拟信号，从而实现声纳信号发生器任意波形产生。该信号发生器输出信号的幅度、频率、脉宽、持续时间等参数均可通过网络通信方式设置，并易于调节。本系统控制灵活，具有较高的实用价值。
上传时间： 2013-10-10
上传用户：hanbeidang
