锁相环电路设计和调试心得

相 关 资 源

• 锁相环电路设计和调试心得免费下载

  资源简介：锁相环电路设计和调试心得

  标签： 锁相环 电路设计 调试

  上传时间： 2013-07-09

  上传用户：eeworm

• 锁相环电路设计和调试心得免费下载

  资源简介：锁相环电路设计和调试心得

  标签： 锁相环 电路设计 调试

  上传时间： 2013-05-31

  上传用户：eeworm

• 锁相环电路设计和调试心得-4页-0.1M.pdf免费下载

  资源简介：专辑类-数字处理及显示技术专辑-106册-9138M 锁相环电路设计和调试心得-4页-0.1M.pdf

  标签： 0.1 锁相环 电路设计

  上传时间： 2013-04-24

  上传用户：telukeji

• 锁相环电路设计和调试心得 4页 0.1M.pdf免费下载

  资源简介：锁相技术相关专辑 38册 209M锁相环电路设计和调试心得 4页 0.1M.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 锁相环电路设计和调试心得 4页 0.1M.pdf免费下载

  资源简介：数字处理及显示技术专辑 106册 913M锁相环电路设计和调试心得 4页 0.1M.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器免费下载

  资源简介：介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最...

  标签： 环路滤波器 全数字 锁相环 设计实现

  上传时间： 2017-08-18

  上传用户：love_stanford

• 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。免费下载

  资源简介：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。

  标签： VHDL 比较 全数字 分

  上传时间： 2013-12-23

  上传用户：362279997

• 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 全数字 串行通信

  上传时间： 2014-01-07

  上传用户：weiwolkt

• 基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !免费下载

  资源简介：基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !

  标签： VHDL hehe 全数字 锁相环

  上传时间： 2015-12-18

  上传用户：hgy9473

• 该程序实现的功能是数字锁相环的设计。源代码可以直接进行仿真试验◎免费下载

  资源简介：该程序实现的功能是数字锁相环的设计。源代码可以直接进行仿真试验◎

  标签： 程序 数字锁相环 仿真试验 源代码

  上传时间： 2016-08-11

  上传用户：璇珠官人

• 使用VHDL语言进行数字锁相环的设计免费下载

  资源简介：使用VHDL语言进行数字锁相环的设计，pdf格式，可以打开

  标签： VHDL 语言 数字锁相环

  上传时间： 2014-10-31

  上传用户：努力努力再努力

• 全数字锁相环电路的研制免费下载

  资源简介：全数字锁相环电路的研制，使用的是VHDL语言

  标签： 全数字 锁相环电路

  上传时间： 2017-02-01

  上传用户：坏天使kk

• 使用VHDL语言进行的数字锁相环的设计免费下载

  资源简介：使用VHDL语言进行的数字锁相环的设计，里面有相关的文件，可以使用MUX+PLUS打开

  标签： VHDL 语言 数字锁相环

  上传时间： 2014-06-28

  上传用户：lanhuaying

• AT89C2051+MC44817锁相环电路CATV射频调制器汇编源代码。免费下载

  资源简介：AT89C2051+MC44817锁相环电路CATV射频调制器汇编源代码。

  标签： 44817 2051 CATV AT

  上传时间： 2013-12-27

  上传用户：15071087253

• 智能 全数字锁相环的设计免费下载

  资源简介：智能 全数字锁相环的设计

  标签： 全数字 锁相环

  上传时间： 2013-12-14

  上传用户：498732662

• 用数字锁相环电路实现高精度宽范围频率控制.pdf免费下载

  资源简介：锁相技术相关专辑 38册 209M用数字锁相环电路实现高精度宽范围频率控制.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 软件锁相环的设计与应用.pdf免费下载

  资源简介：锁相技术相关专辑 38册 209M软件锁相环的设计与应用.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 软件锁相环的设计与仿真讲解免费下载

  资源简介：该文档为软件锁相环的设计与仿真讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： 软件锁相环

  上传时间： 2022-04-12

  上传用户：XuVshu

• 软件锁相环的设计与应用免费下载

  资源简介：该文档为软件锁相环的设计与应用总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： 软件锁相环

  上传时间： 2022-04-27

  上传用户：slq1234567890

• 基于DSP Builder的带宽自适应全数字锁相环的设计与实现免费下载

  资源简介：该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： dsp

  上传时间： 2022-04-30

  上传用户：hbsun

• FPGA内全数字延时锁相环的设计.rar免费下载

  资源简介：现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越...

  标签： FPGA 全数字 延时

  上传时间： 2013-06-09

  上传用户：yd19890720

• 基于FPGA的全数字锁相环的设计免费下载

  资源简介：随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一...

  标签： FPGA 全数字 锁相环

  上传时间： 2013-06-08

  上传用户：mosliu

• 双相位锁相放大电路设计免费下载

  资源简介：采用CD4046和AD630设计了一个双相位锁相放大器,并进行了实验验证,实验验证结果表明,该放大器可以测量1 mA以下的交流电流,灵敏度为20 mV/mA,精度0.05%,是一种高精度、实用型锁相放大电路。

  标签： 双相 锁相放大 电路设计

  上传时间： 2013-12-08

  上传用户：ming52900

• 书籍频综和锁相环的Matlab源代码免费下载

  资源简介：书籍频综和锁相环的Matlab源代码，对频综和锁相环的设计很有帮助；

  标签： Matlab 书籍 频综 锁相环

  上传时间： 2013-12-16

  上传用户：playboys0

• AD630的锁相放大器的设计与分析免费下载

  资源简介：本文针对传统放大器信噪分离能力弱，无法检测微弱信号这一现状，设计了一个基于AD630的锁相放大器。系统以开关式相关器为锁相放大器的核心部分进行设计，具有电路简单、运行速度快、线性度高、动态范围大、抗过载能力强等优点。本文设计的锁相放大器硬件主要...

  标签： ad630 锁相放大器

  上传时间： 2022-07-11

  上传用户：moh2000

• 软件锁相环的设计与应用_屈强免费下载

  资源简介：软件锁相环设计相关资料料

  标签： 软件锁相环

  上传时间： 2015-01-02

  上传用户：x18010875091

• VHDL编写的ADI锁相环控制程序免费下载

  资源简介：VHDL编写的ADI锁相环控制程序，可以调试ADI锁相环的相关系列十几个型号。引脚命名和锁相环相关控制引脚对应。

  标签： VHDL ADI 编写 控制

  上传时间： 2016-08-19

  上传用户：gut1234567

• CMOS集成锁相环电路设计_张刚免费下载

  资源简介：频综电路设计的经典教材，张刚教授出品，清晰版本PDF。

  标签： cmos 锁相环

  上传时间： 2022-04-09

  上传用户：jiabin

• 应用于十万门FPGA的全数字锁相环设计免费下载

  资源简介：在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时...

  标签： FPGA 应用于 全数字 锁相环

  上传时间： 2013-07-06

  上传用户：LouieWu

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-08

  上传用户：daguda