xl
共 133 篇文章
xl 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 133 篇文章，持续更新中。
MC68HC708XL36微控制器控制的交流电机变频系统
68HC08 系列微控制器是Motorola 公司新推出的一种基于CSIC 策略与68HC05 完全兼<BR>容的8 位微控制器。MC68HC708XL36 是68HC08 系列微控制器的第一个成员，
lectVerilog
1984-1985年，Moorby设计出了第一个关于Verilog-XL的仿真器 Phil Moorby后来成为Verilog-XL的主要设计者和Cadence公司(Cadence Design System)
高速XC9500XL的设计
CPLD design has advanced significantly beyond that of fast<BR>PAL design. Today's CPLDs must operate
使用XC9500XL时序模块
All XC9500XL CPLDs have a uniform architecture and an<BR>identical timing model, making them very ea
一种改进的XL算法
对XL算法中的方程组约简过程进行改进，提出一种更有效的求解算法。改进算法中充分利用各单项式之间的约束关系对方程组进行约简，消去其中次数较高的单项式。采用分步扩展及约简的思想消去扩展过程中添加的冗余等式
XC9500XL的功率耗散
Power estimation for CMOS circuits appears to be deceptively<BR>straightforward. Most vendors provid
SAR雷达原始数据BAVQ压缩算法的硬件实现
本文研究了SAR雷达原始数据BAVQ压缩算法的硬件实现。采用ADSP21060(SHARC)芯片结合Altera公司的FLEX Xl OK l 0LC84-3芯片组成最简的系统，采用流水线并行处理高速
XC9500XL的功率耗散
Power estimation for CMOS circuits appears to be deceptively<BR>straightforward. Most vendors provid
讨论XC9500XL在系统可编程的速度
XC9500XL devices receive programming vectors and<BR>instructions via the JTAG Test Access Port. Duri
XC9500XL CPLD器件进行设计
To get the best performance from any CPLD the designer<BR>must be aware of its internal architecture
讨论XC9500XL在系统可编程的速度
XC9500XL devices receive programming vectors and<BR>instructions via the JTAG Test Access Port. Duri
使ISP(在系统可编程)电路设计性能最优的规则列表
Charge pumps, the heart of the XC9500/XL ISP circuitry<BR>require a modest amount of care. The volta
使ISP(在系统可编程)电路设计性能最优的规则列表
Charge pumps, the heart of the XC9500/XL ISP circuitry<BR>require a modest amount of care. The volta
高速XC9500XL的设计
CPLD design has advanced significantly beyond that of fast<BR>PAL design. Today's CPLDs must operate
XC9500XL CPLD器件进行设计
To get the best performance from any CPLD the designer<BR>must be aware of its internal architecture
使用XC9500XL时序模块
All XC9500XL CPLDs have a uniform architecture and an<BR>identical timing model, making them very ea
2A 150kHz 40V Buck DC DC Converter With Constant Current Loop XL4001
<P>The PWM control circuit is able to adjust the duty ratio linearly from 0 to 100%. An enable<BR>fu
XL6003 300KHz 36V Boost 3W LED Constant Current Driver
The XL6003 regulator is fixed frequency PWM Boost (step-up) DC/DC converter, capable of<BR>driving 1
FPGA可配置端口电路的设计.rar
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xil
FPGA内全数字延时锁相环的设计.rar
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DL