pfc仿真
共 131 篇文章
pfc仿真 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 131 篇文章，持续更新中。
大学物理实验RC电路时间常数的Multisim仿真测试
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于探索大学物理电学实验仿真技术的目的，采用Multisim10仿真软件对RC电路时间常数参数进行了仿真实验测试。从RC电路电容充、放电时电容电压uC的表达式出发，分析了uC与时间常数之间的关系，给出了几种Multis
一种新的ISM频段低噪声放大器设计方法
为解决ISM频段低噪声放大器降低失配与减小噪声之间的矛盾,提出了一种改善放大器性能的设计方法.分析了单项参数的变化规律,提出了提高综合性能的方法,给出了放大器封装模型的电路结构.对射频放大器SP模型和封装模型进行仿真.仿真结果表明,输入和输出匹配网络对放大器的性能有影响,所提出的设计方法能有效分配性能指标,为改善ISM频段低噪声放大器的性能提出了一种新的途径
一种基于gm_ID方法设计的可变增益放大器
<span id="LbZY">提出了一种基于gm /ID方法设计的可变增益放大器。设计基于SMIC90nmCMOS工艺模型，可变增益放大器由一个固定增益级、两个可变增益级和一个增益控制器构成。固定增益级对输入信号预放大，以增加VGA最大增益。VGA的增益可变性由两个受增益控制器控制的可变增益级实现。运用gm /ID的综合设计方法，优化了任意工作范围内，基于gm /ID和VGS关系的晶体管设计，实
基于CORDIC算法的高速ODDFS电路设计
<span id="LbZY">为了满足现代高速通信中频率快速转换的需求，基于坐标旋转数字计算（CORDIC，Coordinate Rotation Digital Computer）算法完成正交直接数字频率合成（ODDFS，Orthogonal Direct Digital Frequency Synthesizer）电路设计方案。采用MATLAB和Xilinx System Generator
基带成形滤波器的数字设计与实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.909090042114258px; "> 根据基带成型滤波器的工作原理，文中设计出了一种基带成型滤波器的数字实现方案。该方案首先运用MATALB仿真工
基于Multisim的高通滤波器的设计与仿真分析
<span id="LbZY">高通滤波为实现高频信号能正常通过，而低于设定临界值的低频信号则被阻隔、减弱。但是阻隔、减弱的幅度则会依据不同的频率以及不同的滤波程序而改变。文中阐述了对电压转移函数推导分析及电路性能的要求，并利用Multisim仿真软件对其频幅特性的分析进行。<br />
<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31
占空比可调矩形波产生电路
占空比可调矩形波产生电路 multisim仿真
秒表课程设计
秒表课程设计，基于Multisim10仿真
Multisim温度扫描分析在模拟电子技术的应用
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">为了讨论温度对模拟电子电路的影响，采用Multisim10仿真软件中的温度扫描分析进行仿真，分析了温度对放大电路的静态工作点以及输出波形的影响，同时验证
使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析<BR>一）回顾源同步时序计算<BR>Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup Time<BR>Hold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew
5-12GHz新型复合管宽带功率放大器设计
<p>
采用微波仿真软件AWR对电路结构进行了优化和仿真,结果显示,在5～12 GHz频带内,复合晶体管结构的输出阻抗值更稳定,带宽得到有效扩展,最高增益达到11 dB,带内波动<0.5 dB,在9 GHz工作频率时,其1 dB压缩点处的输出功率为26 dBm。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12
占空比不可调矩形波产生电路 multisim 仿真
占空比不可调矩形波产生电路 multisim 仿真
高增益低功耗恒跨导轨到轨CMOS运放设计
<span id="LbZY">基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63
波形及序列信号发生器设计
设计由555、移位寄存器、D/A转换器、PLD等器件构成的多路序列信号输出和阶梯波输出的发生器电路，重点学习555、D/A转换器及可编程逻辑器件的原理及应用方法。用Proteus软件仿真；实验测试技术指标及功能、绘制信号波形。
基于可逆逻辑电路的脉冲分配器设计
<span id="LbZY">可逆逻辑电路能大幅度降低能耗，越来越受到研究人员重视。运用可逆逻辑电路对传统脉冲分配器进行可逆设计，并提供了物理实现方法。首先对传统的脉冲分配器中的触发器和计数器进行可逆设计，然后将传统脉冲分配器的中的计数器进行替换，最后将可逆计数器和译码器级联，从而构建可逆脉冲分配器。仿真结果表明实现了脉冲分配器的功能。<br />
<img alt="" src="http:/
ZCS PWM DC-DC变换器的建模
<p>
分析了ZCS PWM DC/DC变换器电路的工作原理,探讨了主要参数的设定,并建立了基于Matlab的仿真模型,通过选择参数对仿真模型和程序进行校核和调试.</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12020Q5203Q02.jpg" style="width: 362px; height: 213px"
基于ATF54143平衡式低噪声放大器的设计
基于低噪声放大器（LNA）的噪声系数和驻波比之间的矛盾，本文采用安捷伦公司的ATF54143晶体管计了一款工作于890~960 MHz平衡式低噪声放大器。该设计分为两部分：3 dB 90°相移定向耦合器和并联的低噪声放大器。本文中首先介绍LNA相关理论，然后通过安捷伦公司的ADS仿真软件进行电路仿真，仿真结果满足设计要求，达到了低噪声系数和良好地驻波比要求。此文也为后面电路的设计和调试提供
形态梯度小波降噪与S变换的齿轮故障特征抽取算法
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">针对齿轮故障特征信号具有强噪声背景、非线性、非平稳性特点，提出采用形态梯度小波对齿轮振动信号进行降噪。首先使用形态梯度小波把齿轮振动信号分解到多个尺度上，
数字钟实验电路的设计与仿真
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">基于Multisim 10 软件对数字钟电路进行设计和仿真。采用555定时器产生秒时钟信号，用时钟信号驱动计数电路进行计数，将计数结果进行译码，最终在L
L波段捷变频收发前端设计仿真
<span id="LbZY">针对应用于信息战的数据链而言，L波段收发前端是其关键部件之一。本文介绍了一种基于DDS的捷变频收发前端的理论分析、设计思路和基本构成。从接收链路、发射链路以及捷变频本振等方面进行分析，并给出仿真结果。该组件具有低噪声、高密度、捷变频等特点。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-13030416