pcie
共 161 篇文章
pcie 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 161 篇文章，持续更新中。
力科PCIE 3.0系列文章之一——PCIE 3.0的发射机物理层测试
PCIE 3.0相对于它的前一代PCIE 2.0的最主要的一个区别是速率由5GT/s提升到了8GT/s。为了保证数据传输密度和直流平衡以及时钟恢复，PCIE 2.0中使用了8B/10B编码，即将每8位有效数据编码为10位数据进行传输，这样链路中将会有20%信息量是无效的，即使得链路的最大传输容量打了20%的折扣。而速率提升的目的是为了更快的传输数据，编码方式也不可或缺，因此在PCIE 3.0中还通
This is the PCIe Design Guide
This is the PCIe Design Guide
PCIe jitter analysis method
PCIe jitter analysis method
The Ralink 802.11n Chipset family provides solutions for PCI, PCIe and USB interfaces with both 2.4
The Ralink 802.11n Chipset family provides solutions for
PCI, PCIe and USB interfaces with both 2.4 and 2.4/5GHz
suppport. Each chipset consists of two highly integrated ICs
(RFIC and BB/MAC IC) th
mini pcie 规范文本 描述了mini pcie 1.0版的技术规范
mini pcie 规范文本 描述了mini pcie 1.0版的技术规范
jitter defination of PCIe, and it s analysis theory
jitter defination of PCIe, and it s analysis theory
pcie_cn (pcie基本概念及其工作原理介绍)
<p>
pcie基本概念及其工作原理介绍：PCI Express®（或称PCIe®），是一项高性能、高带宽，此标准由互连外围设备专业组（PCI-SIG）制<br />
订，用于替代PCI、PCI Extended (PCI-X)等基于总线的通讯体系架构以及图形加速端口（AGP）。<br />
转向PCIe主要是为了实现显著增强系统吞吐量、扩容性和灵活性的目标，同时还要降低制造
这个关于PCI协议的详细文档
这个关于PCI协议的详细文档，需要的朋友可以下载，做PCI、pcie驱动必备啊
PCIe Trusted Configuration Spa
TCS ECN Background & Key Terms<BR>Trust Issues with PCIe Platforms<BR>TCS ECN Details<BR>Trusted Config Space and TCS Transactions<BR>Trusted Config Access Mech (TCAM)<BR>Standard vs Trusted Confi
支持PCI Express的4Gbps光纤通道控制器
PCIe规范，光纤通道控制器
采用低成本FPGA实现高效的低功耗PCIe接口
<p>
<strong>白皮书</strong>：采用低成本FPGA实现高效的低功耗PCIe接口</p>
<p>
了解一个基于DDR3存储器控制器的真实PCI Express® （PCIe®） Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本，同时实现性能和功耗目标。点击马上下载！</p>
<p style="text-align: cent
PCIe体系结构导读
该PDF讲解了PCIE的基本体系结构，对新入门者有帮助
基于PCI Express总线高速数据采集卡的设计与实现
<P>本文介绍一种基于PCI Express 总线的高速数据采集卡的设计方案及功能实现。给出<BR>系统的基本结构及单元组成，重点阐述系统硬件设计的关键技术和本地总线的控制逻辑，详细探讨了基于DriverWorks 的设备驱动程序的开发以及上层应用软件的设计。该系统通过实践验证，可用于卫星下行高速数据的接收并可适用于其他高速数据采集与处理系统。<BR>关键词：PCI Express 总线 PCIE
力科PCIE 3.0系列文章之二——PCIE 3.0的动态均衡测试挑战
因为PCIE 3.0信号的速率可以达到8Gb/s，而且链路通道走线也可能会很长，这可能会导致高速信号衰减过大，在接收端无法得到张开的眼图。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置，以补偿长链路时高速信号的衰减。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-121210105312546.jpg" style="w
Virtex-5 GTP Transceiver Wizar
<P>The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allo
力科PCIE 3.0系列文章之三——PCIE 3.0的接收机物理层测试方案
随着信号速率的不断提升，只对高速信号的发送端物理层测试已经不能够完全反应系统的特性，因此接收机测试也已成为了高速信号的必测项目，尤其是对于信号速率高于5Gbps以上，规范均会规定要求产品必须通过接收机一致性测试。接收端测试的基本原理是测试仪器（通常使用误码分析仪或者信号源和能分析误码的专用协议分析仪来完成）发出特定的码型给被测接收端，接收端在环回（Loopback）模式下再将数据接收、恢复后通过其
支持PCI Express的4Gbps光纤通道控制器
PCIe规范，光纤通道控制器
Virtex-5 GTP Transceiver Wizar
<P>The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allo
采用低成本FPGA实现高效的低功耗PCIe接口
<p>
<strong>白皮书</strong>：采用低成本FPGA实现高效的低功耗PCIe接口</p>
<p>
了解一个基于DDR3存储器控制器的真实PCI Express® （PCIe®） Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本，同时实现性能和功耗目标。点击马上下载！</p>
<p style="text-align: cent
基于FPGA的PCIE1接口设计与实现.rar
随着现代计算机技术、微电子技术的进一步结合和发展，可编程逻辑技术已成为当前电子设计领域中最具活力和发展前途的技术。通过采用FPGA/EDA技术，对通信卡的PCI接口、E1接口、外部逻辑电路进行集成，并利用目前通用计算机强大的数字信息处理能力，可大大简化CTI硬件的设计，降低制造成本，提高系统可靠性。 据此，本论文提出了基于FPGA/EDA技术的PCI-E1接口设计方法，文中对PCI总线接口、E1接