pal
共 232 篇文章
pal 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 232 篇文章，持续更新中。
数字系统EDA设计基础.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【0】综合（可编程逻辑器件、PAL、GAL、PLD、ASIC）->数字系统EDA设计基础.rar
逻辑与可编程控制系统.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【0】综合（可编程逻辑器件、PAL、GAL、PLD、ASIC）->逻辑与可编程控制系统.rar
ES6461
视频处理1.视频输出：设定YPbPr和RGB输出，默认为YPbPr；分辨率：480I, 480p,720p
2.画面设定：设定4：3， 16：9，默认为4：3
3.视频制式：设定NTSC， PAL，默认为NTSC
4.时间显示：右上角时间显示设定，支持开，关和只在停止播发时显示，默认为关
5.定时模式：支持每星期七天不同设置和每天相同，默认为按天设定；支持每天5段定
使用标准集成电路的逻辑设计课题 269页 4.1M.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【0】综合（可编程逻辑器件、PAL、GAL、PLD、ASIC）->使用标准集成电路的逻辑设计课题 269页 4.1M.pdf
atf1508 datasheet.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【0】综合（可编程逻辑器件、PAL、GAL、PLD、ASIC）->atf1508 datasheet.rar
三菱 GOT-A900系列图形操作系统用户手册 295页 16.9M.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【0】综合（可编程逻辑器件、PAL、GAL、PLD、ASIC）->三菱 GOT-A900系列图形操作系统用户手册 295页 16.9M.pdf
可编程逻辑设计快速入门手册 218页 5.1M 英.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【0】综合（可编程逻辑器件、PAL、GAL、PLD、ASIC）->可编程逻辑设计快速入门手册 218页 5.1M 英.pdf
Xilinx Design contest.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【0】综合（可编程逻辑器件、PAL、GAL、PLD、ASIC）->Xilinx Design contest.pdf
ASIC技术及应用.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【0】综合（可编程逻辑器件、PAL、GAL、PLD、ASIC）->ASIC技术及应用.rar
高速XC9500XL的设计
CPLD design has advanced significantly beyond that of fast<BR>PAL design. Today's CPLDs must operate
TA7698AP中文资料,pdf datasheet扫描处理集成电路)
TA7698AP是东芝公司生产的视频色度行场扫描处理集成电路与TA7680AP相组合，构成东芝两片机芯。集成电路内部含有PAL/NTSC制彩色解码、色差信号处理、亮度信号处理、对比度控制、行振荡、行A
fpga
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、
GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
PAL制式搜台方法程序框图
<P>PAL制式搜台方法程序框图:</P>
<P>
基于FPGA的JPEG压缩系统设计与实现
对弓网故障的检测在列车提速的今天显得尤其重要，原始故障图像数据量的巨大使实时存储和传输故障图像极其困难。JPEG作为一种低复杂度、高压缩比的图像压缩标准在多媒体、网络传输等领域得到广泛的应用。和相同图像质量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前静态图像中压缩比最高的。 FPGA以其设计灵活、高速的卓越特性，逐渐成为许多应用中首先器件，尤其是与Verilog和VHDL等
可编程逻辑器件系列(二)
可编程通用阵列逻辑(GAL)
可编程阵列逻辑器件(PAL)简介
GAL器件的基本结构
输出逻辑宏单元OLMC
GAL的编程应用
基于NIOSⅡ的视频叠加电路设计
-介绍基于NIOSⅡ嵌入式视频叠加电路的设计与实现。嵌入式NIOSⅡCPU控制电路接收矢量视频信号及标准PAL制视频信号，使其相叠加后存储于双端口RAM，上位机通过PXI总线接口将双端口RAM中数字视频信号采集至内存，并通过软件将叠加后的视频信息回放。实验证明，该电路能有效完成视频叠加，并成功应用于某测试系统。
基于USB接口的同步视频输出系统设计
介绍了一种实用的基于USB 2.0 协议的同步视频输出系统的设计。系统采用CYPRESS<BR>公司的FX2 USB 控制器，采用GPIF 模式，硬件设计简化，能依据PAL 制电视标准与主机<BR>同
MIMOGMC系统中Turbo译码器的设计及FPGA实现
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越
基于平台抽象层的进程虚拟机设计与实现
分析WINE虚拟机响应缓慢的根源，提出平台抽象层(PAL)的概念，设计并实现了基于PAL的进程虚拟机Elavm。在Linux, Windows和WinCE上，完成了Elavm PAL的硬件抽象模块、操
高速XC9500XL的设计
CPLD design has advanced significantly beyond that of fast<BR>PAL design. Today's CPLDs must operate