options
共 147 篇文章
options 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 147 篇文章，持续更新中。
用MDK生成bin格式的可执行文件
用MDK 生成bin 文件<BR>1<BR>用MDK 生成bin 文件<BR>Embest 徐良平<BR>在RV MDK 中，默认情况下生成*.hex 的可执行文件，但是当我们要生成*.bin 的可执<BR>行文件时怎么办呢？答案是可以使用RVCT 的fromelf.exe 工具进行转换。也就是说首先将<BR>源文件编译链接成*.axf 的文件，然后使用fromelf.exe 工具将*.axf 格
Advanced_modelling_in_finance_using_Excel_and_VBA（pdf） The book adopts a step-by-step approach to un
Advanced_modelling_in_finance_using_Excel_and_VBA（pdf） The book adopts a step-by-step approach to understanding the more sophisticated aspects of Excel macros and VBA programming, showing how these pr
基于C++Builder 6的医药类单据打印系统
基于C++Builder 6的医药类单据打印系统，主要是Access + FastReport + VCLSkin的一些综合应用，重点功能是FastReport中实现人民币中文大写、空行补齐，页面小计(SubTotal)等……
本打印程序开发过程中使用了FastRepot和VCLSkin组件，源程序在编译时需要在工程(Project)的选项(Options)中更改一下Include和Li
XAPP953-二维列序滤波器的实现
<p>
</p>
<div>
This application note describes the implementation of a two-dimensional Rank Order filter. Thereference design includes the RTL VHDL implementation of an efficient sorting algor
无线电设计入门资料
<div>
Abstract: The process of designing a radio system can be complex and often involves many project tradeoffs. Witha little insight, balancing these various characteristics can make the job of des
产生一个iir 开发环境：code composer studio3.1 设置：project-build options -linker-stack size 5
产生一个iir
开发环境：code composer studio3.1
设置：project-build options -linker-stack size 5
PowerPCB教程简介 欢迎使用 PowerPCB 教程。本教程描述了PADS-PowerPCB 的绝大部分功能 和特点
PowerPCB教程简介
欢迎使用 PowerPCB 教程。本教程描述了PADS-PowerPCB 的绝大部分功能
和特点，以及使用的各个过程，这些功能包括：
· 基本操作
· 建立元件(Component)
· 建立板子边框线(Board outline)
· 输入网表(Netlist)
· 设置设计规则(Design Rule)
·元件(Part)的布局(Placement)
The package contains a Reed-Solomon coding and decoding program, derived partly from Phil Karn/Rob
The package contains a Reed-Solomon coding and decoding program, derived
partly from Phil Karn/Robert Morelos-Zaragoza "new_rs_erasures.c".
In particular the Berlekamp-Massey algorithm has not been
This section describes the general options in the IAR Embedded Workbench® IDE. For information
This section describes the general options in the IAR Embedded Workbench® IDE.
For information about how options can be set, the ARM® IAR Embedded Workbench® IDE User Guide.
The MATLAB coding style, project options and synthesis directives can have a significant effect on t
The MATLAB coding style, project options and synthesis directives can have a significant effect on the final results. Knowledge about how a particular algorithm should be implemented in hardware can b
数据异常处理。The main source file is "dabort.s": with suitable -PreDefines or a corresponding "options-s
数据异常处理。The main source file is "dabort.s": with suitable -PreDefines or
a corresponding "options-setting" file, it assembles to the data
abort veneer. This is described in detail in the documentati
Hybrid Monte Carlo sampling.SAMPLES = HMC(F, X, OPTIONS, GRADF) uses a hybrid Monte Carlo algorithm
Hybrid Monte Carlo sampling.SAMPLES = HMC(F, X, OPTIONS, GRADF) uses a hybrid Monte Carlo
algorithm to sample from the distribution P ~ EXP(-F), where F is the
first argument to HMC. The Markov chai
MATLAB金融应用的程序:Monte Carlo Simulation Spread Options 转载
MATLAB金融应用的程序:Monte Carlo Simulation Spread Options
转载
西门子软件汇总
<p>
西门子PLC S7-200编程软件最新版本(2012.3) STEP7 MicroWIN_V4 SP9 完整版, 全面支持Windows7。安装完后，打开软件，初次为英文版，点击tools（左上角自左-右第6个）然后选择最下面的options（自上而下第15个）单击，出现又一个画面，在左边选择第一个选项General，就出现了语言选项，选择最下面的那个（Chinese）也就是中文。然后点
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接
<p>
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接<span style="display: none"> </span></p>
<p>
The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performa
ICCAVR自动下载程序
CCAVR软件有ISP功能，能过调用STK500完成的，只要设置好参数，在ICCAVR中就可以给芯片编程了，还可以让程序一编译完就自动下载到芯片中，相当方便。<BR>在Tools->environment options->ISP里设定STK500.exe的路径。— 用于调用STK500程序。<BR>在Tools->In system programming 里Programme
Cadence PCB 设计与制板
§1、安装： <BR><BR> SPB15.2 CD1～3，安装1、2，第3为库，不安装 <BR> License安装： <BR> 设置环境变量lm_license_file D:\Cadenc
Allegro SPB V15.2 版新增功能
15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay栏.
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接
<p>
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接<span style="display: none"> </span></p>
<p>
The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performa
Reading and Writing iButtons v
Abstract: This application note explains the hardware of different types of 1-Wire® interfaces and software examples adapted to this hardware with a focus on serial ports. Depending on the types o