ofdm系统仿真
共 268 篇文章
ofdm系统仿真 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 268 篇文章，持续更新中。
2~4 GHz波段低噪声放大器的仿真设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">利用pHEMT工艺设计了一个2~4 GHz宽带微波单片低噪声放大器电路。本设计中采用了具有低噪声、较高关联增益、pHEMT技术设计的ATF-54143晶体
基于第二代电流传输器的积分器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.909090042114258px; ">介绍了一种基于低压、宽带、轨对轨、自偏置CMOS第二代电流传输器（CCII）的电流模式积分器电路，能广泛应用于无线通讯、
横向Ka波段波导微带探针过渡的设计和优化
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">介绍了一种横向Ka波段宽带波导-微带探针过渡的设计，基于有限元场分析软件Ansoft HFSS对该类过渡的设计方法进行了研究。最后给出了Ka波段内的优化
含稳幅RC正弦波振荡电路 multisim仿真
含稳幅RC正弦波振荡电路 multisim仿真
用于UHF RFID阅读器的无电感巴伦LNA设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">设计了一款用于UHF RFID射频前端接收机的高线性度LNA。该低噪声放大器采用噪声消除技术，具有单端输入差分输出的功能，能够同时实现输出平衡，噪声消除
一种简单可靠离散量信号电路的设计和实现
<span id="LbZY">基于目前航空电子设备离散量输入/输出电路实现复杂，分立器件多，高低温下参数不一致等现象，通过对比分析典型离散量电路，提出了一种简单、高可靠性的离散量信号电路设计，同时由于典型离散量输出电路故障率较高，提出了一种离散量输出信号的过流保护电路设计思路，采用电路仿真软件Multisim进行了功能仿真、容差分析，在实际工程应用中各项实验结果证明，该电路满足实际使用要求，具有
一种面向瞬时故障的容错技术的形式化方法
<span id="LbZY">软件发生瞬时故障时，可能会导致处理器状态改变，致使程序执行出现数据错误或者控制流错误。目前已有许多软件、硬件以及混合的解决方案，主要的方法是重复计算和检查副本的一致性。但是，生成正确的容错代码十分困难，而且几乎没有关于证明这些技术的正确性的研究。类型化汇编语言（TAL）是一种标准的程序安全性证明的方式。本文概述了一种面向瞬时故障的软硬结合的容错方法，以及对该方法的形
节目传输调度系统的电磁兼容性研究
<p>
文中在阐释电磁干扰及电磁兼容性的基础上,结合工程实践,分析了处于强电磁环境中的节目传输调度系统干扰信号的耦合路径,就抑制系统内外的电磁干扰、改善和提高系统的电磁兼容性指标的措施进行了论证。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12020Q502095Y.jpg" /></p>
紧凑式高速贴片机XP-142E/XP-143E系统手册
紧凑式高速贴片机XP-142E/XP-143E系统手册
MT-011 找出那些难以琢磨、稍纵即逝的ADC闪码和亚稳状态
数字通信系统设计关注的一个主要问题是误码率(BER)。ADC噪声对系统BER的影响可以分析得出，但前提是该噪声须为高斯噪声。遗憾的是，ADC可能存在非高斯误码，简单分析根本无法预测其对BER的贡献。在数字示波器等仪表应用中，误码率也可能造成问题，尤其是当器件工作于“单发”模式时，或者当器件尝试捕获偶尔出现的瞬变脉冲时。误码可能被误解为瞬变脉冲，从而导致错误的结果。本指南介绍
80c31单片机AD转换电路系统设计
自己找的AD转换设计
编码译码集成电路VD5026 VD5027
<P> VD5026，VD5027是CMOS大规模数字集成电路(见图1)。前者是编码器，后者是译码器。他们组合应用起来构成一个发射—接收数字编译码系统。</P>
基于锁相放大器的试验机采集系统
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于STM32、STM8处理器，设计完成了万能试验机的多个功能模块。为了提高小信号的采集精度与速度，用多处理器设计了一种混合式的锁相放大器，并运用数字处理进行进一步处理，具有很高的性价比。在位移信号采集中，运用STM8
TKS系列仿真器用户使用手册
TKS系列仿真器用户使用手册
大动态范围AGC系统的构建与仿真
针对科研实践中需要采集大动态范围模拟信号的问题，构建基于可变增益放大器8369的数字AGC系统。采用基于双斜率滤波技<BR>术的设计，给出AGC控制算法的实现流程，利用Matlab仿真引入算例证明算法的可行性，并讨论算法中关键参数取值对控制精度的影响。<BR>实际系统达到50dB动态范围的设计目标。
运算放大器是模拟系统的主要构件
<div>
运算放大器是模拟系统的主要构件。它们可以提供增益、缓冲、滤波、混频和多种运算功能。在系统结构图中，运算放大器用三角形表示，有五个接点：正极电源、负极电源、正极输入、负极输入和输出，如图1（所有图片均在本文章最后）所示。电源脚用来为器件加电。它们可以连接 +/- 5V 电源，或在特殊考虑的情况下，连接 +10V 电源并接地。输入与输出之间的关系直截了当：Vout = A (Vin+ -
D类数字输入放大器的简化系统设计
<div>
Abstract: This application note describes a new generation of digital-input Class D audio amplifiers that achieve high PSRRperformance, comparable to traditional analog Class D amplifiers. More
基于选择进位32位加法器的硬件电路实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
ADC模数转换器有效位计算
<p>
将模拟信号转换为数字信号后再进行处理,是当前信号处理普遍使用的方法,模数转换器（ADC）就是将模拟信号转换为数字信号的器件,所以计算其有效转换位数对系统性能评估就显得尤为重要。文中结合项目工程实践,讨论了ADC有效转换位数的两种测试方法:噪声测试法和信噪比测试法,并对两种方法进行了仿真与分析。<br />
<img alt="" src="http://dl.eeworm.com/el