基于cpld的pwm控制设计采用vhdl.verilog语言设计
基于cpld的pwm控制设计\r\n采用vhdl.verilog语言设计\r\n对大家比较有用...
基于cpld的pwm控制设计\r\n采用vhdl.verilog语言设计\r\n对大家比较有用...
很好的几个FPGA工程,对提高FPGA设计有一定的帮助(注:代码为Verilog编写)。...
基于verilog的fir滤波,并带matlab仿真...
通过VERILOG HDL语言使用CPLD连接PS2键盘....
用verilog实现的串口收发数据程序,已经调试通过...
FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用...
jepg verilog example...
这是一个关于晶震的一个verilog 源代码,希望对新手有用...
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核,对学习arm和FPGA开发有帮助。...
这是我写的一个关于fpga verilog的程序希望有对初学着有帮助...