ispLever
共 37 篇文章
ispLever 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 37 篇文章，持续更新中。
3955步进电机的驱动的cpld的verilog程序,经过测试,可以在ISPLEVER下调试,包括总线的译码等.非常完整
3955步进电机的驱动的cpld的verilog程序,经过测试,可以在ISPLEVER下调试,包括总线的译码等.非常完整
ISPLEVER CLASSIC0
在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时，ISE 12 版本作为业界唯一一款领域专用设计套件，不断发展和演进，可以为逻辑、数字信号处理(DSP)、嵌入式处理以及系统级设计提供互操作性设计流程和工具配置。此外，赛灵思还在 ISE 12 套件中采用了大量软件基础架构，并改进了设计方法，从而不仅可缩短运行时间
ISPLEVER2
ispLEVER2.0是一套完整的EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xil
ISPLEVER STARTER0
简单的高速接口，FPGA和高速AD的接口编程-Simple high-speed
ispLEVER是LATTICE的CPLD、FPGA继承开发环境
ispLEVER是LATTICE的CPLD、FPGA继承开发环境，ISPLEVER许可文件--ISPLEVER6.0-7.1的注册机
lattice isplever7竟然没有除法库,只好在网上找了老外写的vhdl除法器
lattice isplever7竟然没有除法库,只好在网上找了老外写的vhdl除法器
Isplever中文初级教程
Isplever中文初级教程，适合初学者内容包括一些详细使用说明
ispLEVER是LATTICE的CPLD、FPGA继承开发环境
ispLEVER是LATTICE的CPLD、FPGA继承开发环境
ispLever6.1_final 的license.dat
ispLever6.1_final 的license.dat，好用
SINE COSINE三角函数硬件实现代码
SINE COSINE三角函数硬件实现代码，采用LATTICE ISPLEVER6.0开发。
lattice的仿真环境
lattice的仿真环境，ISPLEVER
通用阵列逻辑GAL实现基本门电路的设计
通用阵列逻辑GAL实现基本门电路的设计<br />
一、实验目的<br />
1.了解GAL22V10的结构及其应用；<br />
2.掌握GAL器件的设计原则和一般格式；<br />
3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计；<br />
4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。<br />
二、实验原理<br />
1. 通用阵列逻辑GAL22V10<br />
在CPLD内实现声调和时间的控制
在CPLD内实现声调和时间的控制，在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改
ispLEVER Starter0
简单的高速接口，FPGA和高速AD的接口编程-Simple high-speed
ispLEVER Classic0
在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时，ISE 12 版本作为业界唯一一款领域专用设计套件，不断发展和演进，可以为逻辑、数字信号处理(DSP)、嵌入式处理以及系统级设计提供互操作性设计流程和工具配置。此外，赛灵思还在 ISE 12 套件中采用了大量软件基础架构，并改进了设计方法，从而不仅可缩短运行时间
ispLEVER.rar
isplever是LATTICE的CPLD/FPGA开发工具，本文档介绍了该软件的使用方法。
ispLEVER2
ispLEVER2.0是一套完整的EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xil