fpga驱动
共 55 篇文章
fpga驱动 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 55 篇文章，持续更新中。
基于FPGA和虚拟仪器的DDS信号发生器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">将虚拟仪器技术同FPGA技术结合，设计了一个频率可控的DDS任意波形信号发生器。在阐述直接数字频率合成技术的工作原理、电路构成的基础上，分别介绍了上位机
CMOS模拟开关工作原理
<P class=MsoNormal style="BACKGROUND: white; MARGIN: 0cm 0cm 0pt; TEXT-ALIGN: left; mso-pagination: widow-orphan" align=left><FONT size=3>开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器，当给驱动继电器的驱动电路加高电平或低电平时，继电器就吸合或
256级DA驱动的调光计算(电阻系列化)
采用单片机的8位输出口，每个输出口接入1只电阻，其阻值为2n次方，由单片机8位数据控制电阻是否接入(并联)，此电阻接入比较器并控制可控硅导通角，实现数字控制的调光。本软件是由8位数据对总电阻的计算。该技术还可应用于数控的模拟负载电路、电压输出等电路中。
小型化数字测频接收机
本文介绍了AD公司的RF/IF相位和幅度测量芯片AD8302，并以此芯片为核心，组合功分器、延迟线和FPGA芯片设计了瞬时测频接收机，改进了传统的设计方案。依照设计制作了测频系统，并对系统整体性能进行了测试，测试结果表明本系统可以准确测量1.4~2.0 GHz范围内的信号，测频精度为10 MHz。<br />
<img alt="" src="http://dl.eeworm.com/ele/im
16位10 MSPS ADC AD7626的单端转差分高速驱动电路
图1所示电路可将高频单端输入信号转换为平衡差分信号，用于驱动16位10 MSPS PulSAR® ADC AD7626。该电路采用低功耗差分放大器ADA4932-1来驱动ADC，最大限度提升AD7626的高频输入信号音性能。此器件组合的真正优势在于低功耗、高性能<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-130201154
高速ADC模拟输入接口考虑
<div>
采用高输入频率、高速模数转换器(ADC)的系统设计是一项具挑战性的任务。ADC输入接口设计有6个主要条件：输入阻抗、输入驱动、带宽、通带平坦度、噪声和失真。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-130R2161410F1.jpg" style="width: 365px; height: 308px;
555时基集成电路简介
<p>
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为555，用CMOS 工艺制作的称为7555，除单定时器外，还有对应的双定时器556/7556。555 定时器的电源电压范围宽，可在4.5V~16V 工作，7555 可在3~18V 工作，输出驱动电流约为200mA，因而其输出可与TTL、CMOS 或者模拟电路电平兼容。</p>
<p>
<img alt=
基于MPC92433的高频时钟电路的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">提出一种高频时钟电路的设计方案。利用一款先进的可编程时钟合成器MPC92433，基于FPGA的控制，实现4对LVDS信号输出。系统经过测试，输出时钟信号
线性及逻辑器件选择指南
<P>绪论 3<BR>线性及逻辑器件新产品优先性<BR>计算领域4<BR>PCI Express®多路复用技术<BR>USB、局域网、视频多路复用技术<BR>I2C I/O扩展及LED驱动器<BR>RS-232串行接口<BR>静电放电(ESD)保护<BR>服务器/存储10<BR>GTL/GTL+至LVTTL转换<BR>PCI Express信号开关多路复用<BR>I2C及SMBus接口<B
定时器芯片555,556,7555,7556之关的联系与区别
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠
功率MOSFET的开通和关断原理
开通过程[ t0 ~ t4 ]：<br />
-- 在 t0 前，MOSFET 工作于截止状态，t0 时，MOSFET 被驱动开通；<br />
-- [t0-t1]区间，MOSFET 的GS 电压经Vgg 对Cgs 充电而上升，在t1 时刻，到达维持电压Vth，MOSFET 开始导电；<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177
基于MATLAB与FPGA的FIR滤波器设计与仿真
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">数字滤波器是数字信号处理领域内的重要组成部分。FIR滤波器又以其严格的线性相位及稳定性高等特性被广泛应用。本文结合MATLAB工具软件介绍了FIR数字滤
H桥驱动原理与应用
H桥驱动原理与应用 关于智能汽车
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的
MOTION BUILDER 使用说明书Ver.2
<p>
MOTION BUILDER Ver.2 是用于监控 KV-H20/H20S/H40S/H20G 的参数设定以及当前动作状态的软件。 在 PC 上可以设定复杂的参数，并可以在显示画面上监控正在运行的 KV-H20/H20S/H40S/H20G。<br />
关于 MOTION BUILDER Ver.2 概要、功能与使用方法的详细说明。在安装之前，请仔细阅读本手册，并充分 理解。</p