fpga原理图
共 28 篇文章
fpga原理图 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 28 篇文章，持续更新中。
基于FPGA和虚拟仪器的DDS信号发生器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">将虚拟仪器技术同FPGA技术结合，设计了一个频率可控的DDS任意波形信号发生器。在阐述直接数字频率合成技术的工作原理、电路构成的基础上，分别介绍了上位机
小型化数字测频接收机
本文介绍了AD公司的RF/IF相位和幅度测量芯片AD8302，并以此芯片为核心，组合功分器、延迟线和FPGA芯片设计了瞬时测频接收机，改进了传统的设计方案。依照设计制作了测频系统，并对系统整体性能进行了测试，测试结果表明本系统可以准确测量1.4~2.0 GHz范围内的信号，测频精度为10 MHz。<br />
<img alt="" src="http://dl.eeworm.com/ele/im
电气原理图介绍2
电气原理图介绍2电气原理图介绍2
CS4398的DAC原理图
CS4398的DAC原理图
基于MPC92433的高频时钟电路的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">提出一种高频时钟电路的设计方案。利用一款先进的可编程时钟合成器MPC92433，基于FPGA的控制，实现4对LVDS信号输出。系统经过测试，输出时钟信号
四点独立控制电灯
该文件是报告形式，为数电初学者提供一种设计思路，该原理图是本人设计并在Multisim11中仿真实现，报告中含有真值表、电路原理图等。现提供给大家仅供学习参考，由于该原理本人为在实际电路中测试所以对于应用该原理导致的一切后果本人不负任何责任！！！
基于MATLAB与FPGA的FIR滤波器设计与仿真
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">数字滤波器是数字信号处理领域内的重要组成部分。FIR滤波器又以其严格的线性相位及稳定性高等特性被广泛应用。本文结合MATLAB工具软件介绍了FIR数字滤
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的