cycle
共 108 篇文章
cycle 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 108 篇文章，持续更新中。
音频数模转换器DAC抖动的灵敏度分析
<div>
Abstract: This application note describes how sampling clock jitter (time interval error or "TIE jitter") affectsthe performance of delta-sigma digital-to-analog converters (DACs). Ne
100-15V TO 12V DCDC 原理图 PCB BOM表
高的工作电压高达100V N双N沟道MOSFET同步驱动 The D810DCDC is a synchronous step-down switching regulator controller that can directly step-down voltages from up to 100V, making it ideal for telecom and automotive app
Input Signal Rise and Fall Tim
All inputs of the C16x family have Schmitt-Trigger input characteristics. These Schmitt-<BR>Triggers are intended to always provide proper internal low and high levels, even if an<BR>undefined voltage
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案
<p>
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮点DSP算法实现方案：</p>
<p>
High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs</p>
基于AT89C2051的红外遥控学习器源程序
<P>基于AT89C2051的红外遥控学习器源程序<BR>6 源程序<BR> <BR>ORG 0000H<BR> AJMP MAIN<BR> &nbs
Atmel产品的资料
■ High Performance, Low Power AVR® 8-Bit Microcontroller
■ Advanced RISC Architecture
–120 Powerful Instructions – Most Single
Clock Cycle Execution
–32 x 8 General Purpose Working Registers
–Ful
基于FPGA的LDPC码的实现.rar
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首
基于数据符号同步的FPGA仿真实现
近年来，人们对无线数据和多媒体业务的需求迅猛增加，促进了宽带无线通信新技术的发展和应用。正交频分复用 (Orthogonal Frequency Division Multiolexing，OFDM)技术已经广泛应用于各种高速宽带无线通信系统中。然而 OFDM 系统相比单载波系统更容易受到频偏和时偏的影响，因此如何有效地消除频偏和时偏，实现系统的时频同步是 OFDM 系统中非常关键的技术。 本文讨