cadence
共 885 篇文章
cadence 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 885 篇文章，持续更新中。
DSP芯片中双通道DMA的研究与设计
· 摘要： 在DSP芯片中采用DMA技术,可将DSP 从数据传输任务中解放出来,专门从事复杂的信号处理任务,提高系统整体性能.文中介绍一种高性能32位双通道可编程DMA控制器的设计,重点讨论了该DMA的主要功能、设计构思、控制单元及主要部分的电路实现.通过对具体电路的分析和讲解把相应功能模块进行了介绍.通过在Cadence (R) NC-verilog上的仿真结果检测了DMA
Systemverilog2
SystemVerilog近两年得到了长足的发展。 一方面，EDA三大家都纷纷推出了自己的工具来支持，同时也在验证方法学上提出了很好的解决方案。 Cadence 和MentorGraphics 两家共同推出了OVM验证方法，Synopsys也推出了VMM的验证方法。在这三大家的推动下，验证和设计有统一到systemverilog的趋势。
allegro PCB入门设计
cadence allegro简单的PCB入门，可供大家参考
Cadence使用手册
Cadence使用手册,比较适合初学者^_^
skill语言简介
skill语言简介，可以在cadence中使用的一种编程语言
如何设定DC NET
<P>DC NET 之设定<BR>自PSD14.0 版本(含)起, Constraint Manager(CM) 成为Cadence PCB<BR>design tool 中最重要的一项控管机制. 而
FPGA可配置端口电路的设计
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xil
Cadence163安装文档
Cadence163安装说明文档，按照说明可以完全破解cadence
Cadence 使用参考手册
Cadence同样提供了一个优秀的电路模拟软件，Analog Artist。由于Analog Artist通过 Cadence与Hspice的接口调用Hspice对电路进行模拟。
lectVerilog
1984-1985年，Moorby设计出了第一个关于Verilog-XL的仿真器 Phil Moorby后来成为Verilog-XL的主要设计者和Cadence公司(Cadence Design System)
CadenceAllegroPCBCHS
Cadence Allegro PCB CHS，allegro入门书籍，希望对大家有用
PCB_Cadence.ppt
PCB_Cadence.ppt，非常好的学习资料，值得下载，和大家分享
SpectreRFUserGuide
Cadence的使用，对初步学习的人应该很有帮助吧
单载波均衡器的FPGA设计与实现
2006年8月30日，国家标准委发布了具有自主知识产权的中国数字电视地面广播传输系统标准——GB20600-2006《数字电视地面广播传输系统帧结构、信道编码和调制》。该标准突破性的取得了单、多载波调制技术的融合，具有系统性能好、频谱利用率高、可扩展性强等优点，能适应我国城乡不同应用的需求。 本文对国家标准的收端单载波调制模式进行了研究，并完成了单载波均衡器的FPGA设计与实现。该部分设计和实现的
USB 2.0主机端控制器协议层的设计及实现
本文简要介绍了USB 2.0协议层的通信原理，描述了USB 2.0主机端控制器核心部分的划分、设计及实现。 通过Cadence公司的NCSim 进行了软件仿真，最后在XILINX公司的FPGA上加以了
交织与解交织的算法研究及FPGA实现
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案，本文对其性能进行了分析比较，选择了一种工程中实用的设计方案进行设计，并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素，文中采用了单口SRAM实现，减少了对存储器的使用，利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用
Cadence高速PCB的时序分析
Cadence高速PCB的时序分析：列位看观，在上一次的连载中，我们介绍了什么是时序电路，时序分析的两种分类（同步和异步），并讲述了一些关于SDRAM 的基本概念。这一次的连载中，我们将介绍什么是定时
利用Cadence ALlegro进行PCB级的信号完整性仿真
<P style="LINE-HEIGHT: 200%">随着信息宽带化和高速化的发展，以前的低速PCB已完全不能满足日益增长信息化发展的需要，而高速PCB的出现将对硬件人员提出更高的要求，仅仅依靠自
Cadence 15.2的安装
学习CADENCE SPB 15.2的安装方法与技巧
VerilogHDL数字设计与综合夏宇闻译（第二版）
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automa