bits
共 190 篇文章
bits 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 190 篇文章，持续更新中。
ad7793 smpl
#ifndef AD7793_h
#define AD7793_h
//#define SPI_EN_ASS
void InitSPI(void);
void wAD7793(uint8_t RegAdr,uint32_t RegData);
void ResetAD7793(void);
uint32_t rAD7793(uint8_t RegAdr);
t
HS-3282 DataSheet
The HS-3282 is a high performance CMOS bus interface
circuit that is intended to meet the requirements of ARINC
Specification 429, and similar encoded, time multiplexed
serial data protocols. This
G.729加解码程序
·详细说明：G.729加解码程序-G.729 coding/decoding program 文件列表(点击判断是否您需要的文件): READ.ME SRC ...\ACELP_CA.C ...\BASIC_OP.C ...\BASIC_OP.H ...\BITS.C ...\CODER.C
G.729 fixed point algorithm
·文件列表: ACELP_CO.C BASIC_OP.C BASIC_OP.H BITS.C CODER.C CODER.MAK COD_LD8K.C DECODER.C DECODER.MAK DEC_GAIN.C DEC_LAG3.C &nb
基于JTAG的DSP处理器嵌入式调试接口设计
· 摘要： 介绍了基于IEEE1149.1 JTAG协议的DSP处理器嵌入式调试接口的设计.从该接口的整体结构框图到详细设计,进行了详细的阐述.该接口成功地应用于32bits DSP处理器MD32中,通过了FPGA验证和仿真验证,证明了其设计的正确性,具有很好的参考价值.
AL422B
The AL422B consists of 3M-bits of DRAM, and is configured as 393,216 words x 8 bit FIFO (first
in first out). The interface is very user-friendly since all complicated DRAM operations are already
ma
多PowerPC_7400_7410处理器体系架构研究
· 摘要： PowerPC 7400/7410处理器是新一代的PowerPC G4处理器,带有高性能的AltiVec单元,其大小为128bits,该单元有利于处理高吞吐量的数据,因此可用来满足完成数字信号处理的要求,成为DSP的强有力替代品.该文通过对4个PowerPC处理器的3种并行体系架构分析和在雷达数字信号处理的性能比较下提出了改进参考模型,以供研究. &nb
采用摩托罗拉压力传感器MPX2200提高A D转换器的分辨率
This paper describes a simple method to gain more than<BR>8–bits of resolution with an 8–bit A/D. Th
采用摩托罗拉压力传感器MPX2200提高A D转换器的分辨率
This paper describes a simple method to gain more than<BR>8–bits of resolution with an 8–bit A/D. Th
学习型红外遥控
HT45R22E
特性特性特性特性 学习型：跳变码和滚动码
演示板可以学习 Sony 和 RC5 协议的码值 支持多达96个输入按键，软件编写发送格式 使用内部 RC 振荡器 -- 减少外部元件 20-pin 封装支持多达 64 个按键和 2 个 LED 24-pin 封装支持多达 96 个按键和 2 个 LED 使用外部晶振实现高精度应用 20-pin 封装支持
基于FPGA的高速实时数字存储示波器
数字存储示波器（DSO）上世纪八十年代开始出现，由于当时它的带宽和分辨率较低，实时性较差，没有具备模拟示波器的某些特点，因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展，尤其是高速模/数（A/D）转换器及半导体存储器（RAM）的发展，数字存储示波器的采样速率和实时性能得到了很大的提高，在工程测量中，越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达
74180 TTL 9位奇数、偶数发生器、校验器
<P>These universal 9-bit (8 data bits plus 1 parity bit) parity<BR>generators/checkers feature odd/e
93C46英文版
The Microchip Technology Inc. 93C46B is a 1K-bit,
low-voltage serial Electrically Erasable PROM. The
device memory is configured as 64 x 16 bits. Advanced
CMOS technology makes this device ideal fo
基于ARM核嵌入式系统的AES算法优化
本文从AES的算法原理和基于ARM核嵌入式系统的开发着手，研究了AES算法的设计原则、数学知识、整体结构、算法描述以及AES存住的优点利局限性。 针对ARM核的体系结构及特点，对AES算法进行了优化设计，提出了从AES算法本身和其结构两个方面进行优化的方法，在算法本身优化方面是把加密模块中的字节替换运算、列混合运算和解密模块中的逆列混合运算中原来的复杂的运算分别转换为简单的循环移位、乘和异或运算。
摸屏控制器芯片的高精度低功耗ADC设计
在便携式电子类广：品中，触摸屏由于其轻便、占用空间少、方便灵活等优点，已经逐
渐墩代键盘，成为嵌入式计算机系统的输入设备。对丁便携式或者电池供电的电了设备要
求比较低的供电电压和比较小的功耗。触摸屏控制器芯片的核心电路是模数转换器
(ADC)，因此高性能的ADC设计成为关注的难点。在保征芯片面积小的胁提下，设计出
高精度、低功耗的ADC足本设计的核心。逐次逼近式(SAR)ADC具有8—16
winDBus-10.11.2006
libdbus for windows platform 32bits
TURBO码的SOVA译码算法在FPGA中的实现
Turbo码以其接近Shannon理论极限的优异性能在无线通信中起了举足轻重的作用,受到了人们的广泛关注.该论文讨论了Turbo码的译码原理,分析了Turbo译码的几种常用算法并比较了它们的优缺点,着重分析了SOVA译码原理以及在FPGA上的硬件设计方案.我们设计的采用后验度量算法的双滑动窗SOVA译码方案,支持3GPP TS25.212协议中规定的最大信息速率(2M/bits),而硬件资源仅约为
conv_fft_ifft
include FFT IFFT and using FFT to calculate convolution and round off.
Its useful for wave 16 bits
如何从24位AD转换器获得23位有效分辨率
The ADS1210 and ADS1211 are precision, wide dynamic<BR>range, DS A/D converters that have 24 bits of
EL4443多路放大器在HDSL 2B1Q调制器中的应用
In HDSL telephony, a four-level analog modulation<BR>is used to represent two simultaneous bits of