aldec
共 12 篇文章
aldec 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 12 篇文章，持续更新中。
H.264中自适应二进制算术编码的IP核设计及其FPGA验证
阐述H.264/AVC 二进制算术编码的原理，论述此编码的IP 核设计方案及其FPGA 验证。整个设计使用VerilogHDL 语言描述，在 ALDEC 的Active_HDL6.2 平台上进行时序仿
Active HDL 8.4.30
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
Active HDL 9.1
Active-HDL是集成VHDL，Verilog，EDIF，System C开发环境美国、内华达州－提供ASIC及FPGA先进设计工具以及混合语言模拟的领导厂商－Aldec,Inc.，于近日宣布Active-HDL最新版本-Active-HDL 8.1，已于2008年09月11日正式上市。Active-HDL是集成VHDL，Verilog，EDIF，System C开发环境。它由设计工具，VHD
Active HDL 9.1
ALDEC公司的Active-HDL是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机方式。
zynq7020 FPGA使用指南
<p>1.安装ActiveHDL83sp1_main_installation;<br/>2.将ibfs32.dll复制到D:\Aldec\Active-HDL 8.3\BIN下；<br/>3.将license_ActiveHDL82.dat复制到D:\Aldec\Active-HDL 8.3\Dat下；<br/>4.安装ActiveHDL83.2120.sp1_Update2_2011_05_0
Altium Designer 10 (64_32位) 绿色破解中文版软件安装包
<p><span style="font-size: 14px;">Altium Designer 10 提供了一个强大的高集成度的板级设计发布过程，它可以验证并将您的设计和制造数据进行打包，这些操作只需一键完成，从而避免了人为交互中可能出现的错误。发布管理系统简化规范了发布您的设计项目的流程，或者更具体地说，是那些项目中定义的配置， 直观，简洁而且稳定。更重要的是，该系统可以被直接链接到您的后台
VHDL多媒体式教学资料（aldec公司)
VHDL多媒体式教学资料（aldec公司)
ACTIVE HDL 9.1
ALDEC公司的Active-HDL是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机方式。
ACTIVE HDL 8.4.30
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
ACTIVE HDL 8.10
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
Active HDL 8.4.30
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
Active HDL 8.10
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式