VerilogHDl
共 382 篇文章
VerilogHDl 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 382 篇文章，持续更新中。
无限冲激响应滤波器的设计与实现
· 摘要： 现场可编程门阵列(FPGA)器件以其灵活的可配置特性,可以很好地解决并行性和速度问题在数字信号领域得到广泛地应用,但要求使用VHDL或VerilogHDL语言进行设计的难度较大.本文提出了一种采用FPGA实现无限冲激响应滤波器的设计方案.并以一个四阶低通ⅡR数字滤波器的实现为例,设计并完成软硬件仿真与验证.结果表明,方法简单易行,能满足设计要求. &nb
基于VerilogHDL的DDS设计与仿真
基于VerilogHDL的DDS设计与仿真基于VerilogHDL的DDS设计与仿真基于VerilogHDL的DDS设计与仿真基于VerilogHDL的DDS设计与仿真
H.264中自适应二进制算术编码的IP核设计及其FPGA验证
阐述H.264/AVC 二进制算术编码的原理，论述此编码的IP 核设计方案及其FPGA 验证。整个设计使用VerilogHDL 语言描述，在 ALDEC 的Active_HDL6.2 平台上进行时序仿
各种分频器的VerilogHDL语言编写
各种分频器的VerilogHDL语言编写，有通过计数器实现的奇分频，偶分频，任意分频
VerilogHDL 程序设计教程王金明
VerilogHDL 程序设计教程王金明.doc
基于FPGA的遗传算法的硬件实现
遗传算法是一种基于自然选择原理的优化算法，在很多领域有着广泛的应用。但是，遗传算法使用计算机软件实现时，会随着问题复杂度和求解精度要求的提高，产生很大的计算延时，这种计算的延时限制了遗传算法在很多实时性要求较高场合的应用。为了提升运行速度，可以使用FPGA作为硬件平台，设计数字系统完成遗传算法。和软件实现相比，硬件实现尽管在实时性和并行性方面具有很大优势，但同时会导致系统的灵活性不足、通用性不强。
VerilogHDL设计方法概述
思考题. 1. 什么是硬件描述语言？它的主要作用是什么？
基于FPGA的实时图像融合处理系统
随着多媒体技术发展，数字图像处理已经成为众多应用系统的核心和基础。图像处理作为一种重要的现代技术，已经广泛应用于军事指挥、大视场展览、跟踪雷达、电视会议、导航等众多领域。因而，实现高分辨率高帧率图像实时处理的技术不仅具有广泛的应用前景，而且对相关领域的发展也具有深远意义。 大视场可视化系统由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使细节得到充分地展现。为了在曲面屏幕上正确的显示图像，需要在投影前
基于FPGA的航空全双工以太网交换芯片
基于ARINC664规范第7部分，提出符合该规范的基于FPGA的AFDX交换机整体设计方案及其核心交换芯片中关键模块的VerilogHDL实现，并通过功能仿真、时序仿真、网络仿真等手段对交换芯片的功能
交织与解交织的算法研究及FPGA实现
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案，本文对其性能进行了分析比较，选择了一种工程中实用的设计方案进行设计，并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素，文中采用了单口SRAM实现，减少了对存储器的使用，利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用
基于FPGA的体视摄像显示技术的研究
体视摄像显示技术的研究以应用于微创伤外科的光电医疗仪器——三维电视内窥镜的开发与研制为背景，设计研究一种基于FPGA技术的立体显示系统，以满足三维立体内窥镜、战场立体观察系统和立体电影等设备的技术要求。 主要研究内容是对体视摄像显示系统的进行硬件电路设计、VerilogHDL 语言的软件编程、并采用MCU(Micro Control IJnit)的I
大场景图像融合可视化系统
随着图像处理技术和投影技术的不断发展，人们对高沉浸感的虚拟现实场景提出了更高的要求，这种虚拟显示的场景往往由多通道的投影仪器同时在屏幕上投影出多幅高清晰的图像，再把这些单独的图像拼接在一起组成一幅大场景的图像。而为了给人以逼真的效果，投影的屏幕往往被设计为柱面屏幕，甚至是球面屏幕。当图像投影在柱面屏幕的时候就会发生几何形状的变化，而避免这种几何变形的就是图像拼接过程中的几何校正和边缘融合技术。 一
基于FPGA的GPIB控制器的IP核设计
当前，片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段，经过严格验证质量可靠的IP核成为SOC产业中的重要一环。 GPIB控制器芯片是组建自动测试系统的核心，在测试领域应用广泛。本人通过查阅大量的技术资料，分析了集成电路在国内外
电视指令系统编码组件
电视-指令控制系统，通过装在运动目标上的电视摄像机和电视信号发送设备向系统的地面控制平台发送电视图像信号，地面控制平台将无线电视信号经处理后显示在显示器上，地面人员可根据实际需求通过地面控制平台向运动目标发送无线指令，控制运动目标的飞行姿态及电视摄像机的镜头方向，以获得最佳的拍摄效果。类似的系统已经大量运用于欧美国家的商业领域，在航拍、危险事故区域监测等领域都显示出电视-指令控制系统的极大优越性。
常模算法的FPGA实现
常模信号是一类非常重要的信号，而专门应用于常模信号的常模算法[1]具有复杂度较低、实现起来比较简单、对阵列模型的偏差不敏感等显著的优点。因此，常模算法引起了众多学者的广泛关注。近年来，常模算法在多用户检测领域[2]的研究越来越受到诸多学者的关注。不仅如此，常模算法在其他领域也是备受瞩目，如常模算法在盲均衡以及波束形成等领域的应用也是目前研究的热点。除此之外，常模算法已经不仅仅局限在应用于常模信号，
VerilogHDL数字设计与综合夏宇闻译（第二版）
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automa
OFDM系统中信道编码的FPGA实现及降低峰均比的研究
低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来，低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案，在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落，而且还存在开关噪声和窄带噪声，因此在电力线通信系统中，信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交
运动估计算法的FPGA仿真与实现研究
随着通信技术和计算机技术的发展，多媒体的应用与服务越来越广泛，视频压缩编码技术也随之成为非常重要的研究领域。运动估计是视频压缩编码中的一项关键技术。由于视频编码系统的复杂性主要取决于运动估计算法，因此如何找到一种可靠、快速、性能优良的运动估计算法一直是视频压缩编码的研究热点。运动估计在视频编码器中承担的运算量最大、控制最为复杂，由于对视频编码的实时性要求，因此运动估计模块一般都采用硬件来设计。 本
无线信道仿真和均衡器的FPGA设计与实现
本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期,提高了系统的稳定性和可扩展性.测试结果表明均衡器所
IEEE80216aRSCC编译码VLSI算法研究及FPGA实现
本论文依据IEEE802.16a物理层对RS-CC码的参数要求，研究了RS-CC码的高速编、译码的VLSI硬件算法，同时对FPGA开发技术进行了研究，以VerilogHDL为描述语言，在Xilinx公司的FPGA上实现了高速的RS-CC编、译码器。RS译码器中，错误位置多项式和错误值多项式的求解采用无求逆单元，并具有规则数据流、易于VLSI实现的改进的欧几里德算法(MEA)；CC译码器由采用模