VerilogHDL
共 382 篇文章
VerilogHDL 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 382 篇文章，持续更新中。
VerilogHDL与CPLD-FPGA讲座
适用于数字电路设计与可编程逻辑开发的实战指导，涵盖VerilogHDL语言基础及CPLD-FPGA器件应用。帮助工程师快速掌握硬件描述语言与开发流程，提升项目开发效率。
浅析VerilogHDL硬件语义
难得一见的VerilogHDL硬件语义深度解析，涵盖逻辑电路建模与行为描述核心要点，适合数字设计与芯片开发人员参考。
VerilogHDL有限状态机
有限状态机作业2道题！1.帧格式头数据检测 2.串行数据检测！！！
ARM、DSP、FPGA的技术特点总结
对于刚刚进入电子行业的朋友，看到那么多处理器都很迷惑。它们到底有什么区别呢？
ARM具有比较强的事务管理功能，可以用来跑界面以及应用程序等，其优势主要体现在控制方面，而DSP主要是用来计算的，比如进行加密解密、调制解调等，优势是强大的数据处理能力和较高的运行速度。FPGA可以用VHDL或verilogHDL来编程，灵活性强，由于能够进行编程、除错、再编程和重复操作，因此可以充分地进行设计开
状态机设计
本文介绍了有限状态机的设计,探讨了VerilogHDL代码描述会对状态机的综合结果产生的影响,最后通过一个序列检测器的设计进行实例说明。
AES解密VerilogHDL源码
想要在FPGA设计中实现AES解密功能？这份VerilogHDL源码能够帮助你快速掌握AES解密算法的硬件实现。经过仿真验证，确保了其正确性和可靠性，是解决数字电路设计中加密需求的理想选择。
VerilogHDL的基本语法
这份详尽的VerilogHDL基本语法指南是每位数字电路设计者和嵌入式系统开发者不可或缺的学习资料。它不仅涵盖了从基础到进阶的所有关键概念，还通过实例解析帮助读者快速掌握如何使用Verilog进行高效编程。无论是初学者还是有一定经验的专业人士都能从中受益匪浅。本资源完全免费提供下载，并保证内容完整无缺，非常适合自学或作为教学参考。
基于verilogHDL的DDS任意波形发生器设计
本资源提供了一套基于Verilog HDL语言实现的直接数字合成（DDS）任意波形发生器设计方案。通过详细解析DDS原理及其在FPGA上的具体实现方法，帮助电子工程师快速掌握利用硬件描述语言进行复杂信号处理的能力。特别适合于需要自定义波形输出的应用场景，如通信系统、音频处理等领域。此文档不仅包含了完整的代码示例，还提供了详尽的设计思路与调试技巧分享，是学习和实践DDS技术的理想选择。现在即可免费下
FPGA模拟IIC接口的VerilogHDL设计
关于FPGA模拟IIC接口的设计,对于学习FPGA模拟IIC总线学习挺有帮助的。
verilogHDL精粹
本文举例说明了一个使用FPGA的新设计流程，我们从中可以知道如何用软件实现PWM，然后如何将该设计转换成一个可以在 FPGA中运行的逻辑块，并能利用
存储器映射I/O接口通过软件完成对该逻辑块的控制。
lcd1602
lcd1602液晶驱动模块，用veriloghdl
FPGA
本试题是关于verilogHDL fpga设计的考试试卷，复习的时候可参考。
modelsim指令书
modelsim的指令书，学习verilogHDL，VHDL必用的仿真软件的指令书，英文，清晰，非扫描版
FPGA与DSP通信
用VerilogHDL语言实现FPGA与DSP的数据通信和接口
实现简单的比较器
实现两个简单变量的比较,适合于初学者了解verilogHDL 语言
总线控制器
基于VerilogHDL语言的CAN总线控制器设计及测试
veriloghdl
介绍一些veriloghdl的基本语法，一些基本实例
四位全加器的VHDL与VerilogHDL实现
能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。图1为半加器的方框图。图2为半加器原理图。其中：A、B分别为被加数与加数，作为电路的输入端；S为两数相加产生的本位和，它和两数相加产生的向高位的进位C一起作为电路的输出。
VerilogHDL华为入门教程
Verilog HDL 华为入门教程简单介绍HDL语言
快速入门
Verilog编码与综合中的非阻塞性赋值
讲解VerilogHDL硬件描述语言中阻塞赋值与非阻塞赋值问题。