TMS320C6416
共 65 篇文章
TMS320C6416 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 65 篇文章，持续更新中。
基于DSP的TURBO编译码器的设计与实现
· 摘要： 基于Log_MAP算法,提出了一种TURBO码DSP实现方案.利用内联函数、循环展开,软件流水线技术对算法进行了优化,在TMS320C6416芯片上实现了36Mbps的编码速率及1.6Mbps译码速率(5次迭代).该方案可以灵活设置码率、帧长、迭代次数等关键参数,适用于不同要求的高速通信系统.
基于TMS320C6416的拓片图像处理与优化
·摘要： 该文针对考古拓片的特点和数字信号处理器(DSP)的结构,将拓片图像的处理在TI公司的TMS320C6416 DSK上进行实现和优化,着重阐述如何利用DSP优越的数字信号处理能力来对考古拓片进行完好的重现,提出一种可行的拓片图像处理方法,是将考古拓片处理和DSP两个领域相结合的一种尝试.
基于FPGA和双DSP的实时图像处理器设计
· 摘要： 为满足高速实时图像处理的要求,提出一种基于FPGA互联的.以两片TMS320C6416为核心图像数据处理单元的并行系统结构.其中DSP负责图像处理,FPGA负责实现整个系统的数字逻辑及12C总线的配置,实现以FPGA作为主DSP协处理器的方式增加了该系统的灵活性及实时性.结果表明,在基于PCI总线的高速图像数据通道下,该系统可用来进行视频图像的高速采集工作,能够实
基于VCP的DSP维特比译码器的设计与实现
· 摘要： 介绍了TI的TMS320C6416 DSP片上Viterbi译码协处理器(VCP)的结构与原理.给出了一种使用链式EDMA结构和乒乓缓冲技术提高VCP译码过程并行性的方法.设计出基于MATLAB的Link for CCS模块的MATLAB-DSP联合仿真平台.对VCP性能进行测试.实验结果表明,VCP提高了系统误码性能,在译码速度上优于软件译码. &nb
基于FPGA的视频压缩系统预处理模块设计
· 摘要： 在视频压缩系统中,视频解码器输出的BT.656数据流不便于TMS320C6416等通用DSP直接进行处理.本文介绍了一种基于FPGA+DSP构架的视频采集方案,通过对FPGA的灵活配置,对输入的BT.656格式视频信号进行预处理和缓冲.系统采用TI的TMS320C6416作为核心DSP,实现了高可靠性的视频压缩.
分组网环境下多制式语音会议的DSP实现
· 摘要： 针对多制式多通道的语音会议处理的高计算量和高复杂度,采用TI公司的Tms320c6416高端DSP芯片为硬件平台,提出一种高效率、低失真的处理思路.采用包括VAD静音检测、采样率转换和大时延抖动平滑等关键技术,并就其具体算法进行了解析.经过实际运行验证,各通道语音包络经过解码、会议叠加和编码后仍保持良好的波形特征,引入较少编码转换失真和叠加噪声,证明该处理思路极具
基于DSP机器视觉的矩形类物体识别研究
·摘要： 针对机器人控制对视觉的实时性要求,设计了一种基于TMS320C6416图像处理平台的嵌入式机器人视觉系统.本系统以VC++6.0为平台来开发控制DSP的操作界面,通过该操作界面控制DSP对矩形类物体图像的采集、处理和识别,后DSP把识别的结果传送给主机,为机器人手臂的轨迹规划提供目标物体信息.文中给出了系统的硬件设计方案和软件实现过程.
基于DSP和FPGA的视频图像处理系统设计
· 摘要： 介绍了基于TMS320C6416和EP1C4F400C8的实时视频图像处理系统的设计原理.系统以DSP为图像处理核心,以FPGA为数据采集和传输的逻辑控制单元,利用乒乓操作实现数据的缓冲和处理.详细地讨论了视频数据采集部分的结构和FPGA的控制逻辑.以及DSP响应中断后数据的转移和处理.实验表明,此系统实时性和稳定性均达到了设计要求,具有很大实用价值.
基于DSP的实时图像处理系统
以DSP TMS320C6416 为核心处理器, 设计了一种通用的MPEG-4实时图象处理系统。文中对系统的硬件系统及软件设计进行了详细的介绍。其中视频采集、运动估计算法和软件的优化是保证本系统高效工
基于FPGA的静止图像压缩系统的研究
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。
新一代视频编码标准1.264在高速DSP平台上的实现
本文介绍了新一代视频编码标准1.264性能和技术特点，并讨论了1.264在TMS320C6416上的实现与优化。笔者的工作是在C6416DSP的开发平台NVDK上实现了1.264的独立编解码算法，并对
基于DSP 的实时图像数据采集系统设计1
以TI 公司的TMS320C6416 为核心处理器，提出一套嵌入式实时图像采集系统的设计方案。对硬件设计、工作流程、软件编程等关键问题进行详细的分析与讨论。
基于DSP 的实时图像数据采集系统设计
以TI 公司的TMS320C6416 为核心处理器，提出一套嵌入式实时图像采集系统的设计方案。对硬件设计、工作流程、软件编程等关键问题进行详细的分析与讨论。
一种基于FPGA和DSP的高性能PCI数据采集处理卡设计
本文介绍一种基于FPGA 和DSP 的高性能PCI 数据采集处理卡的电路原理设计和PCI<BR>接口软件设计。该数据采集处理卡主要采用TI 公司的TMS320C6416 数字信号处理器和XILINX公
TMS320C6416 的软件编程优化
TI 公司开发的TMS320C6416 是目前业界性能最强的芯片之一，目前，它的最高频率为1GHz，指令执行的并行度最高达到8，最大运行处理能力为8000MIPS。本文就基于TMS320C6416芯片
基于DSPFPGA架构视频处理系统设计及其实现.rar
数字视频和图像信号技术的研究，已历经半个世纪，在理论和工程上都取得了很多成果。 视频信号的研究和处理是当前信号处理的研究重点，本论文介绍了以TI高性能DSP(TMS320C6416)为核心处理器的视频实时图像处理系统的设计原理与组成，并基于DSP+FPGA架构实现了该视频处理系统。系统中DSP承担核心的视频图像处理任务，而FPGA则作为视频采集单元，预处理单元以及视频显示单元。DSP与FPGA的无
基于FPGA的静止图像压缩系统的研究——JPEG编码器的设计.rar
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。
基于FPGA的静止图像压缩系统的研究——JPEG编码器的设计.rar
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。
69491757c6416_ucosII.zip
ucos-IIv2.52在TMS320c6416上的移植，刚完成，请查看
tms320c6416 EDMA测试代码
TI DSP tms320c6416 EDMA测试代码，包括QEDMA、EDMA Link功能、Chain功能。这是学习EDMA的最生动教材