The emphasis of this book is on real-time application of Synopsys tools, used to combat various pro
The emphasis of this book is on real-time application of Synopsys tools, used to combat various pro...
Synthesis技术资料
📦 资源总数：82
📄 技术文档：1
💻 源代码：10177
🔌 电路图：2
📚 Synthesis全部资料 (82个)
本系统分电压测量和信号产生输出两大部分
本系统分电压测量和信号产生输出两大部分，电压测量部分以模拟电路为主，配合放大模块、A/D转化模块、显示模块；通过凌阳单片机进行数据处理，在误差允许范围内显示测量电压值。信号产生以直接数字式频率合成器(...
频率合成技术在现代电子技术中具有重要的地位。在通信、雷达和导航等设备中
频率合成技术在现代电子技术中具有重要的地位。在通信、雷达和导航等设备中，它可以作为干扰信号发生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。直接数字频率合成（DD...
Writing Analytically ( 6th Edition )
《分析性写作》，介绍言简意赅： The popular, brief rhetoric that treats writing as thinking, WRITING ANALYTICALLY, S...
锂硫电池隔膜
Lithium–sulfur batteries are a promising energy-storage technology due to their relatively low cos...
Vivado时序约束
Synopsys' widely-used design constraints format, known as SDC, describes the "design intent" and sur...
特别好的教程
特别好的教程特别好的教程 Research progress in synthesis and modification of polylactic acid Research p...
IEEE_Verilog_2001
The Verilog Hardware Description Language (HDL) is defined in this standard. Verilog HDL is a formal...
电子书-RTL Design Style Guide for Verilog HDL540页
电子书-RTL Design Style Guide for Verilog HDL540页A FF having a fixed input value is generated from the ...
vivado集成开发环境时序约束介绍
本文主要介绍如何在Wado设计套件中进行时序约束，原文出自 xilinx中文社区。1 Timing Constraints in Vivado-UCF to xdcVivado软件相比于sE的一大转变...