Guide to HDL Coding Styles for Synthesis
这篇文章讨论了不同HDL代码的编写方式，对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助，原文时针对Synopsys的综合软件论述的，但对所有综合软件，都有普遍的借鉴意...
Synthesis技术资料
📦 资源总数：82
💻 源代码：10177
📚 Synthesis全部资料 (82个)
Creating Safe State Machines(Mentor)
Finite state machines are widely used in digital circuit designs. Generally, when designi...
一种8位单片机中ALU的改进设计
文章提出了一种精简指令集8 位单片机中, 算术逻辑单元的工作原理。在此基础上, 对比传统PIC 方案、以及在ALU 内部再次采用流水线作业的332 方案、44 方案, 并用Synopsys 综合工具实...
FPGA_Synthesis_with_the_Synplify_Pro_Tool
FPGA Synthesis with the Synplify_Pro Tool...
FPGA_Synthesis_with_the_Synplify_Pro_Tool
FPGA Synthesis with the Synplify_Pro Tool...
Guide to HDL Coding Styles for Synthesis
这篇文章讨论了不同HDL代码的编写方式，对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助，原文时针对Synopsys的综合软件论述的，但对所有综合软件，都有普遍的借鉴意...
Creating Safe State Machines(Mentor)
Finite state machines are widely used in digital circuit designs. Generally, when designi...
基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim...
IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synth
IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synth...
The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) de
The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) de...