Sdram
共 860 篇文章
Sdram 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 860 篇文章，持续更新中。
DSP与SDRAM之间信号传输延时的分析及应用
· 摘要： 以TI公司的TMS320C6713和HY57V561620为例讲述了对于DSP与SDRAM接口时在时序上的约束的分析和处理.
简单sdram控制verilog源码
简单的sdram操作，采用状态机实现，加入FIFO进行异步时钟数据传输
DSP与SDRAM信号传输延时分析
高高速DSP与SDRAM之间信号传输延时的分析
大容量动态存储器的技术难题
本文主要解决在VXI总线模块上实现大容量动态存储器的技术难题，介绍了利用可编程逻辑器件实现数字信号处理器（DSP）与同步动态存储器（SDRAM）之间的数据读取逻辑的设计、编程思想，以及必要的硬件连接，编程方法等
三星的S3C44B0X
用的是三星的S3C44B0X，板子上有8M SDRAM、2M NOR FLASH、16M NAND FLASH、USB接口和两个串口
基于FPGA的硬件防火墙的设计
2005年全国单片机与嵌入式系统学术交流会论文,本文简要介绍了GAP技术原理，并提出了一种基于FPGA的新实现方案。通过详细分析SCSI协议控制器的设计和SDRAM 控制器的应用，将SCSI协议控制器、SDRAM 控制器、核心控制器集成在一个FPGA芯片中实现。结合上位机进行测试，该硬件防火墙具有很好的安全性和可靠性。
多通道高速实时数据采集与处理平台的设计
·摘要： 针对红外导引头多元信息探测和实时数据处理要求,设计了基于FPGA和DSP的多通道高速实时数据采集和处理平台;在该平台中,通过FPGA实现了DSP的引导、多通道高速A/D、D/A、大容量存储器(SDRAM和FLASH)和数字I/O等功能模块的无缝链接及逻辑控制;利用时序分配和EDMA(扩展的直接存储器访问)技术以及McBSP(多通道缓冲串口)和HPI(主机口),实现了FPGA和
期刊论文：ADSP-TS101外部总线接口技术
·论文摘要：ADSP-TS101是ADI公司新一代高性能浮点DSP，开始应用在高速数据采集和处理系统中。TS101外部总线接口可编程，方便和各种总线外设接口。本文结合TS101与同步FIFO、SDRAM和FPGA的接口实例，介绍了TS101的接口技术，可作为基于TigerSHARC系列DSP的应用系统设计参考。
SDRAM控制器参考设计
DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的
JTAG仿真初始化文件使用方法
功能：加载调试文件前自动初始化系统时钟及SDRAM控制器等等 使用方法： 先将ARM2410.txt复制到ADS安装目录的bin目录下; 在ADS中单击“Debug”按钮启动AXD调试环境，先不要运行程序; 在AXD中打开“Options”-->“Configure Interface”菜单，在弹出的Configure Interface窗口 中选择“Sessi
基于FPGA的数字图像采集卡的开发与设计
· 摘要： 本文详细介绍了基于FPGA的数字图像采集卡的设计,选用FPGA和DSP作为数字信号处理器;然后从单片容量,时钟,体积,控制复杂度几方面综合考虑,选用SDRAM作为外围存储器;最后给出了系统的整体设计方案.数字图像采集卡的硬件设计主要分为输入输出电路设计、FPGA外围电路设计和DSP外围电路设计,分别给出了各部分电路的具体连接.
用Xilinx_FPGA实现DDR_SDRAM控制器
·摘要： DDB SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成与DSP、FPGA之间的通信.由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDRSDRAM控制器.该DDR SDRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术.
基于FPGA的卫星图像模拟源系统设计
作为星上的有效载荷，星载图像压缩设备必须经过严格的测试后方能投入使用．如果在每一次的测试过程中，压缩设备均与其前端体积庞大的CcD 相机系统对接，势必会造成时间和物力的浪费．为了保证星载图像压缩设备研发和测试的顺利进行，本文设计了一套卫星图像模拟源系统，以模拟多路ccD 相机数据．系统基于FPGA 和LAN91C111搭建，可以在联网和自动两种工作模式下工作．为了满足17路图像数据同时发送的要求，
fpga
基于FPGA 的SDRAM 控制器的设计方法，使用该方法实现的控制器可非常方便地SDRAM 进行控制。
SDRAM程序
sdram控制器 可以对sdram进行读写控制 可以带你作参考
用语音识别进行无线控制的研究
· 摘要： 介绍了一种用语音识别技术进行无线控制的设计方案.采用TLV320AIC23为语音信号的AD转换器,TI的TMS320VC5509ADSP为语音识别的核心处理器,配以FLASH、SDRAM等储存芯片和FPGA做10扩展和逻辑控制.在语音成功识别后由无线通讯模块(nRF402)发送特定编码:接收端收到信号后,经解码实现相应控制.
Fault-Tolerance Techniques for SRAM-Based FPGAs
·详细说明：基于FPGA的SDRAM设计，相信大家都会感兴趣！原版的外文书文件列表: Fault-Tolerance Techniques for SRAM-Based FPGAs ..............\10final_remarks_1648.pdf ..............\1introduction_5549.pdf ......
基于SDRAM的DSP片外高速海量存储系统设计
· 摘要： 介绍了使用同步动态RAM(SDRAM)扩展(TMS320C6201 DSP系统外部存储空间的设计方法,讨论了C6201的EMIF(Extermal Memory Interface)与SDRAM的硬件接口实现并给出配置程序.而且详细介绍了基于IS42SI6400SDRAM芯片的某数字信号处理系统DSP片外高速大容量同步存储系统的具体实现方案.  
TX‐3A 44B0 开发板使用手册
TX‐3A 44B0 开发板使用手册Samsung(三星)公司推出的16/32位RISC处理器S3C44B0X为手持设备和
工业类控制提供了一种高性能低成本的解决方案。为了降低整个系统的成
本，S3C44B0X 内部集成了丰富的片内外设，包括：8K的cache、可选的片
内SRAM、LCD控制器、带有握手信号的双通道UART、4通道DMA控制器、
系统管理器(片选逻辑、FP/EDO/SDR
DSP片外高速海量SDRAM存储系统设计
· 摘要： 介绍使用同步动态RAM(SDRAM)扩展嵌入式DSP系统高速超大容量外部存储空间的设计方法;结合已成功实现的、基于TMS320C6201的数字信号处理系统,论述使用IS42S16400 SDRAM芯片设计DSP片外同步存储系统的具体实现方案;详细讨论TMS320C6201的EMI与SDRAM的接口设计及编程方法.