PCIE
共 161 篇文章
PCIE 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 161 篇文章，持续更新中。
PCI-Express中文简易文档
一本有关PCIE的中文介绍手册，非常简单易懂，对于学习和进行PCIE开发非常有帮助。
使用FPGA嵌入式系统结构实现PCIE接口
华清有关使用FPGA嵌入式系统实现PCI Express接口互连的教程，介绍了系统的架构以及实现方法。
xapp1052（PCIE讲解文档）
<p>该文档为赛灵思官网上面找到的关于PCIE使用方面的讲解文档，是一份很不错的参考资料，可以下载来看看，，，，，，，，，，，，，，，，，，，，，，</p>
MT7621A
<p>MTK（联发科）全新双核网络芯片MT7621A，主频高达880MHz,提供五个10/100/1000M自适应以太网接口，1x USB 3.0(外置)、1个PCIE接口（内置）、1x Micro SD Card（外置）、1x SATA等多种接口</p>
SIM7100-PCIE4G模块PCIE封装硬件资料V1.01
<p>该文档为SIM7100-PCIE4G模块PCIE封装硬件资料V1.01，是一份不错的参考文档，感兴趣的可以下载看看，，，，，，，，，，，，，，</p>
FPGA+PEX8311的PCIe板子的PCB
<p>FPGA+PEX8311的PCIe板子的PCB PROTEL99</p>
PCIE3.0/4.0接收端（RX）介绍及其测试解决方案
<p>• PCIe 3.0 introduced formal Rx testing</p><p>• Based on stress testing of the DUT in loopback</p><p>◦ Looped back data must be the same as stressed data</p><p>• DUT must support loopback initializ
xilinx的kintex-7系列XC325T开发板原理图
<p>xilinx的kintex-7系列XC325T开发板原理图。包含了pcie 10G 10/100/1000 ethernet, DDR3 ,等关键接口。</p>Xilinx KC705开发板官方原理图
Kintex7 XC7K325t原理图
DDR3 GTX PCIe 以太网模块 参考原理图<
TYPE-C接口EMC设计
<p>脚位说明： 数据传输主要有TX/RX两组差分信号，CC1和CC2是两个关键引脚，作用很多：探测连接，区分正反面，区分DFP和UFP，也就是主从配置Vbus，有USB Type-C和USB Power Delivery两种模式。配置Vconn，当线缆里有芯片的时候，一个cc传输信号，一个cc变成供电Vconn。配置其他模式，如接音频配件时，Dp，Pcie时电源和地都有4个。
FPGA的PCIe总线DMA平台设计
<p>该文档为基于FPGA的PCIe总线DMA平台设计讲解文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，</p>
恩智浦iMX6 OpenRex PCB文件
<p>本设计分享的是国外开源项目恩智浦iMX6 OpenRex开发板硬件开源PCB文件(AD版本）。该OpenRex开发板，功能强大，基于i.MX6 CPU + LPC13xx MCU设计，集成有Arduino & Raspberry Pi。</p><p><br/></p><p>恩智浦iMX6 OpenRex开发板功能：</p><p>■ 恩智浦半导体（飞思卡尔）i.MX6处理器，高达1.2
嵌入式Linux下PCIE数据采集卡驱动开发
<p>首先，本文讲解了嵌入式数据采集系统的发展现状和需求，并结合需求给出了一款高速数据采集嵌入式系统的方案，并对该方案的各个部件的选取和方案的实施做了简要的讲解。 其次，论文讲解了飞思卡尔公司的MPC85XX主控制器的性能参数，同时采用高速采集系统的硬件总体搭建与各个模块分别设计相结合的方法，介绍了高速数据采集系统的硬件结构；同时结合项目讲解了嵌入式Linux开发环境的建立</p><p>第三，我
pcie-Card-3.0-总线规范
<p>This specification addresses only the single card scenario for 150 W,225 W,and 300 W cards.It is</p><p><br/></p><p>expected that,with tight cooperation between graphics card vendors or other high p
pcie-2.0-总线规范
<p>This PCI Express Base Specification is provided “as is” with no warranties whatsoever, including</p><p>any warranty of merchantability, noninfringement, fitness for any particular purpose, or any</
细看PCIe接口PIPE规范
细看PCIe接口PIPE规范<p>看技术文章，尤其是规格书是件极为辛苦的差事，更不用提这种规格还处于不断变化的阶段。英特尔</p><p><br/></p><p>（Intel）公司针对PCle接口推出了物理层接口规范（Physical Interface for PCI Express Specification,</p><p><br/></p><p>PIPE），由Intel主导并测定，并不存在任何
PCIE基础知识.
<p>PCIe 总线概述</p><p><br/></p><p>随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所</p><p><br/></p><p>趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，</p><p><br/></p><p>完成之前需要许多单端并行数据信号才能达到的总线带宽。</p><p><br/></p><p>pCI总线使用
PCIE3.0标准学习总结
<p>本章介绍了在PCIExpress架构和关键概念的概述。PCIExpress是一种为多种类未来计算和</p><p><br/></p><p>通信平台互连而定义的高性能，通用I/O。关键的PCI属性，如它的使用模式，负载存储体</p><p><br/></p><p>系结构，软件接口，维持不变，而它的并行总线实施由一个高度可扩展的，完全串行接口取</p><p><br/></p><p>代。利用PCIEx
pcie总线的应用与介绍
<p>与PCI总线不同，PCIe总线使用端到端的连接方式，在一条PCIe链路的两端只能各连</p><p><br/></p><p>接一个设备，这两个设备互为是数据发送端和数据接收端。PCIe总线除了总线链路外，还</p><p><br/></p><p>具有多个层次，发送端发送数据时将通过这些层次，而接收端接收数据时也使用这些层次。</p><p><br/></p><p>PCIe 总线使用的层次结构与网络
PCIE-3.0简介及信号和协议测试方法
<p>PCIE-3.0简介及信号和协议测试方法</p><p>PCIExpress(简称PCIE)总线是PCI总线的串行版本，其采用多对高速串行的</p><p><br/></p><p>差分信号进行高速传输，每对差分线上的信号速率可以是1代的2.5Gbps、2代的</p><p><br/></p><p>5Gbps以及现在正逐渐开始应用的3代8Gbps。</p><p><br/></p><p>PCIE标准是
PCIE白皮书
<p>转向PCIe的主要动机是以更低的生产成本获得明显提高的系统吞吐量、可扩展性和灵活性，而上述</p><p><br/></p><p>这些是传统基于总线的互连几乎根本无法达到的。PCI Express标准的制定是着眼未来的，它还在</p><p><br/></p><p>继续发展为系统提供更高的吞吐量。第一代PCIe约定的吞吐量是2.5千兆位/秒（Gbps)，第二</p><p><br/></p><p>