LVDs
共 192 篇文章
LVDs 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 192 篇文章，持续更新中。
PICMG_COM_0_R2_0COMe规范--原文资料
A Computer-On-Module, or COM, is a Module with all components necessary for a bootable host computer, packaged as a super component. A COM requires a Carrier Board to bring out I/O and to power up. CO
PCB叠层阻抗工具Si8000破解版下载
<p>
资料介绍说明：<br />
si8000m破解版带破解文件crack<br />
si8000m是全新的边界元素法场效解算器，建立在我们熟悉的早期POLAR阻抗设计系统易用使用的用户界面之上。si8000m增加了强化建模技术，可以预测多电介质PCB的成品阻抗，同时考虑了密集差分结构介电常数局部变化。<br />
建模时常常忽略了便面图层，si8000m模拟图层与表面线路之间的阻焊厚
XAPP1065 - 利用Spartan-6 FPGA设计扩频时钟发生器
<p>
</p>
<div>
Consumer display applications commonly use high-speed LVDS interfaces to transfer videodata. Spread-spectrum clocking can be used to address electromagnetic compatibility (EMC)i
LVDS与高速PCB设计
<P>LVDS(低压差分信号)标准ANSI/TIA /E IA26442A22001广泛应用于许多接口器件和<BR>一些ASIC及FPGA中。文中探讨了LVDS的特点及其PCB (印制电路板)设计,纠正了某些错误认识。应用传输线理论分析了单线阻抗、双线阻抗及LVDS差分阻抗计算方法,给出了计算单线阻抗和差分阻抗的公式,通过实际计算说明了差分阻抗与单线阻抗的区别,并给出了PCB布线时的几点建议。<B
LVDS接口EMC设计标准电路
LVDS接口EMC设计标准电路:<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120326153U24a.jpg" />
基于FPGA 的低成本长距离高速传输系统的设计与实现
为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现，大大降低了系统互联
LVDS接口介绍
LVDS接口介绍，很详细
AN522: Implementing Bus LVDS
This application note describes how to implement the Bus LVDS (BLVDS) interface in the supported Altera ® device families for high-performance multipoint applications. This application note also s
高速数据转换器评估平台(HSDCEP)用户指南评估
<div>
高速数据转换器评估平台(HSDCEP)是基于PC的平台，提供评估Maxim RF数/模转换器(RF-DAC，支持更新速率≥ 1.5Gsps)和Maxim数字上变频器(DUC)的齐全工具。HSDCEP可以在每对数据引脚产生速率高达1.25Gbps的测试码型，支持多达4条并行16位LVDS总线。通过USB 2.0端口将最长64兆字(Mw)、每字16位宽的数据码型装载至HSDCEP存
GM8284C LVDS转LVTTL LVDS信号接收
<br />
接口选择指南
<P>LVDS、xECL、CML（低电压差分信号传输、发射级耦合逻辑、电流模式逻辑）………4<BR>多点式低电压差分信号传输(M-LVDS) ……………………………………………………8<BR>数字隔离器 ………………………………………………………………………………10<BR>RS-485/422 …………………………………………………………………………………11<BR>RS-232……………………
V-BY-ONE应用设计
V-BY-ONE应用设计 THCV217-218 thine LVDS
基于MPC92433的高频时钟电路的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">提出一种高频时钟电路的设计方案。利用一款先进的可编程时钟合成器MPC92433，基于FPGA的控制，实现4对LVDS信号输出。系统经过测试，输出时钟信号
基于FPGA的远距离实时传输接口设计
<span id="LbZY">为满足对弹载雷达回波信号、图像及遥测数据的高速、高容量、远距离、低功耗、高可靠性等特点的要求。地面测试台采用LVDS接口，运用FPGA对雷达获取信号数据进行处理与存储，通过USB接口将数据上传到计算机实现数据分析与实验。实验结果表明，该方案的传输速率600 MBps，很好的满足了对雷达获取信号的数据发送和接收的速度要求。<br />
<img alt="" src=
基于LVDS 技术的传输接口设计
<P>介绍了LVDS 接口的原理和优点，接口机的硬件组成以及在设计LVDS 接口时需注意的事项。<BR>关键词 LVDS；数据传输；时序</P>
<P>当声呐在海洋中执行任务时，前置预处理机设备接收到的数据不仅需要送往数字信号处理机进行实时分析，还经常需要使用数据记录仪将海上各种复杂的信号数据记录下来以供事后分析研究；在数据分析时需要将数据记录仪中记录的数据在<BR>声呐设备上回放出来。由于声呐设
LVDS和TTL板的接口定义及连接原理图
<p>LVDS和TTL板的接口定义及连接原理图：<br />
TTL板与LVDS 相同</p>
<p>一、接口定义：<br />
１、 LCD MODULE与驱动板之间的信号线接口定义如下：VDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低
FPGA与ADC数字数据输出的接口
<p>
现场可编程门阵列（FPGA）与模数转换器（ADC）数字数据输出的接口是一项常见的工程设计挑战。此外，ADC使用多种多样的数字数据样式和标准，使这项挑战更加复杂。本资料将告诉您有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。</p>
<p style="text-align: center">
<img alt="" src="http://dl.eeworm.com/e
FPGA芯片与ADI公司的AD9779之间的通信
FPGA芯片与ADI公司的AD9779之间的通信，总共有四个通道，68对LVDS,采样时钟是122.88MHz
FPGA之间的LVDS传输
FPGA之间的LVDS传输，采用serdes接口，传输速率达到400m
开发 fpga LVDS的通信文档,pdf格式
开发 fpga LVDS的通信文档,pdf格式。应该对你的设计有帮助