IO并行口
共 1,692 篇文章
IO并行口 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 1692 篇文章，持续更新中。
用AT89C2051单片机制作对线仪
单片机又称微控制器(microcontroller)是将中央处理器(CPU)存储器、定时器/计数器、IO接口电路等部件集成在一块芯片上的微型计算机.目前比较常用的有51系列的单片机,技术很成熟,价格低.在各种场合被广泛应用,可以说无所不在,本文结合单片机的定时/计数器的端口功能,制作了一种实用的测线仪器.
单片机IO口模式
概述IO口模式
IO模拟串口的实现方法
给大家提供一堆关于串行通讯和RS485等的应用资料。
基于单片机控制的电弧螺柱焊机
螺柱焊接技术是为提高焊接质量和效率发展起来的一项专业焊接技术，它可以代替铆接或钻孔螺丝紧固等方法，广泛应用于汽车、造船、机车、航空、机械、锅炉、化工设备、变压器及大型建筑结构行业，具有生产效率高、焊接质量好、可靠性和重复性好、节能无污染等优点。 本文在研究电弧螺柱焊焊接机理，以及各种焊接参数对焊接效果影响的基础上，开发出一套电弧螺柱焊焊接设备，可以实现瓷环保护电弧螺柱焊、短周期螺柱焊和气体保护电弧
接口PC机的标准并行口（SPP） .pdf
资料->【B】电子技术->【B5】通信技术->【1】通信协议->【串口】（UART、RS232、RS485）->接口PC机的标准并行口（SPP） .pdf
拟时钟寄存器
#include
sbit P17 = P1^7;
/*****************************************************************************************************
IO初始化子程序
********************************************
基于MAX7219的时钟显示设计
介绍一种使用MAX7219实现时钟显示的设计。设计主要由软硬件组成。软件方面，主要针对串行发送、计时中断程序进行编制，实现了串行传输技术的时钟显示。硬件方面，基于MAX7219，采用可在线编程的AT89S51芯片为时钟的CPU，并采用高集成化的串行输入，输出共阴极显示驱动器MAX7219为时钟LED的驱动器。使用串行传输技术大大节省了CPU的IO口，为CPU其他功能的扩展提供了端口
IO口模拟UART
IO口模拟UART，文章中有相当精辟的描述，读者可以按照这个思路来设计
Windows文件系统过滤驱动开发教程(第二版)
·Windows文件系统过滤驱动开发教程(第二版)1. 概述，钻研目的和准备......................... 22 . hello world,驱动对象与设备对象......... 43 .分发例程,fast io....................................... 63.5 附：陆麟关于fastio 的简述................. 94.设备
89S52 单片机
调试技巧、经典算法大全.pdf、跑马灯、温度感应、点阵、如何看芯片、PS键盘、MAX232、红外接收器、HM6264、IED点阵、IO扩展、电机、7279、12864液晶显示屏
模拟串口(用IO口实现)
此程序可以帮助你在没有串口的单片机上,实现串口功能,用C51编程,有利于移植!-
PLC设计的六路抢答器
三菱PLC设计的六路抢答器，具体IO点都有说明，注解详细
基于TMS320C6000系列DSPs的驱动模块设计
· 摘要： TMS320C6000系列DSPs具有丰富的外设资源.为了满足DSPs与外设之间实时IO的需求,一个可靠、简便、灵活的驱动程序是必不可少的.从驱动程序的双层模型出发,对基于SIO/DEV模式的驱动程序的实现进行了详细的论述.
[linux的内核及其内核源码分析].
[linux的内核及其内核源码分析].IO8I77II7487U76YRUEU7
RC实现单片机音频解码
使用单片机io外加rc就可轻松播放音频，实在是太酷了！！！
基于并行口的微步进电机控制系统
·摘 要:本文介绍基于计算机并行端口的微型步进电机控制系统。针对双极型两相步进电机，设计了由集成音频功率放大器TDA1521组成的步进电机平衡桥式功率驱动电路；由计算机并行端口的数据端口组成步进电机的脉冲分配器，由软件实现步进电机的脉冲分配、电机的速度控制和断电相位记忆功能，通过对数据端口的扩展实现对6个步进电机的控制。
在PC上用并行口模拟I2C总线的C源代码
在PC上用并行口模拟I2C总线的C源代码
SD卡引脚图
标准的SD卡引脚图,同时也有相关IO口的配置
ppt
kl;io;yt6utttttttttttttttttttttttttttttttttttttttttt
基于CPLDFPGA的多串口设计
本文利用嵌入式技术，提出基于CPLD/FPGA的多串口扩展设计方案。实现并行口到多个全双工异步通讯口之间的转换，并根据嵌入式系统实时性的需要，在每个UART 接收器中开辟了8个接收缓冲单元，实现高速嵌入式CPU与RS232通讯设备之间的速度匹配，同时，串行口波特率等参数可根据需要进行设置。