Flat
共 50 篇文章
Flat 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 50 篇文章，持续更新中。
Delphi 5,6,7 Flat-Style Edit Unit
Delphi 5,6,7 Flat-Style Edit Unit
simulation of BER of orthogonal space time block code over frequency flat Rayleigh faing channel
simulation of BER of orthogonal space time block code over frequency flat Rayleigh faing channel
Single/Multipath Channel Model Verificaiton EbNo vs. BER/SER under AWGN BPSK vs. QPSK Theory vs.
Single/Multipath Channel Model Verificaiton
EbNo vs. BER/SER under AWGN
BPSK vs. QPSK
Theory vs. Simulation
AWGN vs. Flat Fading Channel
Most files are written by myself, enjoy it.
Figures are
很好的控件包
很好的控件包，关于delphi的一写flat控件
Delphi 5,6,7 Flat-Style Splitter Button Unit
Delphi 5,6,7 Flat-Style Splitter Button Unit
采用FlatP_Cell技术的ROM设计和分析
本文介绍了Flat— Cell结构和采用Flat— Cell技术的ROM设计方法。包括Flat—Cell的工艺技术、Flat—Cell基本电路结构和ROM 放大器电路。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120302163630Q6.jpg" />
IC封裝製程簡介(IC封装制程简介)
<P class=MsoNormal style="MARGIN: 0cm 0cm 0pt"><FONT size=3>半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為</FONT></P>
<P class=MsoNormal style="MARGIN: 0cm 0cm 0pt"><FONT s
图像缩放算法的研究与FPGA设计.rar
Scaler是平板显示器件(FPD，Flat Panel Display)中的重要组成部分，它将输入源图像信号转换成与显示屏固定分辨率一致的信号，并控制其显示在显示屏上。本文在研究图像缩放算法和scaler在FPD中工作过程的基础上，采用自上而下(Top-down)的设计方法，给出了scaler的设计及FPGA验证。该scaler支持不同分辨率图像的缩放，且缩放模式可调，也可以以IP core的形
表面贴装设计和焊盘图形标准通用要求
IPC-7351不只是一个强调新的元件系列更新的焊盘图形的标准，如方型扁平无引线封装QFN (Quad Flat No-Lead)和小外型无引线封装SON (Small Outline No-Lead)；还是一个反映焊盘图形方面的研发、分类和定义——这些建立新的工业CAD数据库的关键元素——的全新变化的标准。
QFN SMT工艺设计指导
QFN SMT工艺设计指导.pdf
一、基本介绍
QFN（Quad Flat No Lead）是一种相对比较新的IC封装形式，但由于其独特的优势，其应用得到了快速的增长。QFN是一种无引脚封装，它有利于降低引脚间的自感应系数，在高频领域的应用优势明显。QFN外观呈正方形或矩形，大小接近于CSP，所以很薄很轻。元件底部具有与底面水平的焊端，在中央有一个大面积裸露焊端用来导热，围绕大焊端的外围四周