Fe
共 173 篇文章
Fe 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 173 篇文章，持续更新中。
基于EoS的弹性分组环技术研究及FPGA实现.rar
目前业界越来越关注专门为光纤环形拓扑结构高速网络开发的新型二层MAC协议一弹性分组环(RPR)技术，它继承了以太网带宽提供的成本优势和SDH的可管理性、网络的生存性等方面的优势，还增加了业务的公平接入能力、拓扑发现能力、QoS保证能力等特色，优化了IP分组数据业务的传送方式。通过RPR技术与SDH技术相结合，使SDH设备在有效地传送TDM业务的同时，还能对基于IP的分组数据的传送进行优化，使之成为
书籍-《大数据时代：生活 工作与思维的大变革》.扫描版
<p>书籍-《大数据时代：生活、工作与思维的大变革》.扫描版<img src="/uploads/pic/ca/8ca/57f828bc41f37fa0a27306fe600a48ca-1.png" alt="书籍-《大数据时代：生活 工作与思维的大变革》.扫描版" title="书籍-《大数据时代：生活 工作与思维的大变革》.扫描版"><img src="/uploads/pic/ca/8ca/
MG87FEL2051_4051_6051_DS_v103.rar
MG87FE/L2051/4051/6051 Data Sheet
西门子 S7-200 S7-300 博途等开发软件合集
<p>01-S7-200<br/>02-S7-300<br/>03-博途<br/>04-s7-200 smart<br/><br/>部分文件截图：<br/><img src="/uploads/pic/33/c33/ec76725964f8fe23c0a1b17297028c33-1.jpg" alt="西门子 S7-200 S7-300 博途等开发软件合集" title="西门子 S7-200
74LS153IP核，Vivado2014.4，basys3开发板可以使用
<p>74LS153IP核，Vivado2014.4，basys3开发板可以使用</p><p><img src="/uploads/pic/8c/18c/98ae8104ed9fe706e01f2f6a4d76b18c-1.png" alt="74LS153IP核，Vivado2014.4，basys3开发板可以使用" title="74LS153IP核，Vivado2014.4，basys3开发
actel BASYs开发板自带的demo程序
<p>actel BASYs开发板自带的demo程序</p><p><img src="/uploads/pic/0f/00f/e88f8fe9bb4784e4195ec98baf43300f-1.png" alt="actel BASYs开发板自带的demo程序" title="actel BASYs开发板自带的demo程序"></p>
altera cyclone 2c35开发板，测试usb通用串行总线,verilog编写的
<p>altera cyclone 2c35开发板，测试usb通用串行总线,verilog编写的</p><p><img src="/uploads/pic/da/0da/ccc4fe4b17e6fd165c933928e46710da-1.png" alt="altera cyclone 2c35开发板，测试usb通用串行总线,verilog编写的" title="altera cyclone 2
基于edk的FPGA设计
<p>基于edk的FPGA设计 基于edk的FPGA设计</p><p><img src="/uploads/pic/c5/9c5/2d367d03ee7fb44c396ef7c2fe6609c5-1.png" alt="基于edk的FPGA设计" title="基于edk的FPGA设计"></p>
Actel FPGA 3通道同时采样程序
<p>Actel FPGA 3通道同时采样程序 Actel FPGA 3通道同时采样程序</p><p><img src="/uploads/pic/21/221/f5ea26ae79da5339cb7b9fab2a1fe221-1.png" alt="Actel FPGA 3通道同时采样程序" title="Actel FPGA 3通道同时采样程序"></p>
FPGA读写SDRAM的实例，可以当作IPcore来添加
<p>FPGA读写SDRAM的实例，可以当作IPcore来添加</p><p><img src="/uploads/pic/1a/41a/4f5654d63b9bfce9606c9442625fe41a-1.png" alt="FPGA读写SDRAM的实例，可以当作IPcore来添加" title="FPGA读写SDRAM的实例，可以当作IPcore来添加"></p>
SOPC软件编程基础，用实例讲解，非常适合初学者
<p>SOPC软件编程基础，用实例讲解，非常适合初学者</p><p><img src="/uploads/pic/64/864/3516256ff4ffe77b984fe4ef450d9864-1.png" alt="SOPC软件编程基础，用实例讲解，非常适合初学者" title="SOPC软件编程基础，用实例讲解，非常适合初学者"></p>
fpga读写sram（61LV25616）
<p>fpga读写sram（61LV25616） fpga读写sram（61LV25616）</p><p><img src="/uploads/pic/c8/7c8/f0fbc297356fa3fe61793cb425fc87c8-1.png" alt="fpga读写sram（61LV25616）" title="fpga读写sram（61LV25616）"></p>
ldpc译码算法的matlab实现
<p>ldpc译码算法的matlab实现 ldpc译码算法的matlab实现</p><p><img src="/uploads/pic/5e/95e/9c8c25ea1167f655fe4a1b09fe84495e-1.png" alt="ldpc译码算法的matlab实现" title="ldpc译码算法的matlab实现"></p>
低频数字相位测量仪，Verilog源代码
<p>低频数字相位测量仪，Verilog源代码。经过实测可用，信号频率20Hz-20KHz，步进20Hz 幅值0-5V，步进40mV</p><p><img src="/uploads/pic/0e/a0e/57e2bcfd66770bd2e4e22fe9ddc4ea0e-1.png" alt="低频数字相位测量仪，Verilog源代码" title="低频数字相位测量仪，Verilog源代码"><
ALTERA FPGA EP2C5Q208C8，针对LCD RT12864A-1
<p>ALTERA FPGA EP2C5Q208C8，针对LCD RT12864A-1 </p><p><img src="/uploads/pic/5a/55a/c55d5dbaeac7be058d8176fe3d47a55a-1.png" alt="ALTERA FPGA EP2C5Q208C8，针对LCD RT12864A-1" title="ALTERA FPGA EP2C5Q20
编写测频，频率计程序的论文
<p>编写测频，频率计程序的论文 编写测频，频率计程序的论文</p><p><img src="/uploads/pic/30/e30/49142ae05e9de528db5408b6a002fe30-1.png" alt="编写测频，频率计程序的论文" title="编写测频，频率计程序的论文"></p>
Xilinx Spartan6开发板原理图及PCB图
<p>Xilinx Spartan6开发板原理图及PCB图</p><p><img src="/uploads/pic/fe/afe/17fdd033cc3dd40c32ecc5084654aafe-1.png" alt="Xilinx Spartan6开发板原理图及PCB图" title="Xilinx Spartan6开发板原理图及PCB图"></p>
FPGA可以实现DSP算法
<p>FPGA可以实现DSP算法 FPGA可以实现DSP算法</p><p><img src="/uploads/pic/a2/1a2/25edd14fe98d57b79d420d249d0761a2-1.png" alt="FPGA可以实现DSP算法" title="FPGA可以实现DSP算法"></p>
《计算机组成原理》中的代码和工程，FPGA
<p>《计算机组成原理》中的代码和工程，FPGA</p><p><img src="/uploads/pic/c9/6c9/5a2fe69c1e49ec5feae1510f43c5d6c9-1.png" alt="《计算机组成原理》中的代码和工程，FPGA" title="《计算机组成原理》中的代码和工程，FPGA"></p>
利用QuartusII VHDL硬件描述语言写的一枚简单的小时钟
<p>利用QuartusII VHDL硬件描述语言写的一枚简单的小时钟</p><p><img src="/uploads/pic/35/835/d51dbe955f7598d9f1cd752fe3146835-1.png" alt="利用QuartusII VHDL硬件描述语言写的一枚简单的小时钟" title="利用QuartusII VHDL硬件描述语言写的一枚简单的小时钟"></p>