DRAM
共 70 篇文章
DRAM 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 70 篇文章，持续更新中。
Hyperlynx仿真应用:阻抗匹配
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。<BR>下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否
用vhdl描写的通用异步dram控制器
用vhdl描写的通用异步dram控制器，经过编译器综合和仿真测试，符合设计要求。
DMA技术 -ppt
<P>数据传送的控制<BR> 数据传送涉及的3个问题<BR>1）数据的来源；<BR>2）数据的去处；<BR>3）数据本身以及如何控制数据的传送。<BR> DMA方式控制的数据传送<BR> DMA传送方式通常用来高速传送大批量的数据块。如： <BR> 硬盘和软盘I/O；<BR> 快速通信通道I/O；<BR> 多处理机和多程
Hyperlynx仿真应用:阻抗匹配
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。<BR>下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否
DRAM内存模块的设计技术
<P>第二部分：DRAM 内存模块的设计技术..............................................................143<BR>第一章 SDR 和DDR 内存的比较..........................................................................143<BR>第二章 内存模块的叠
基于 MAXII 的CPLD 对mobil dram 的读写操作
基于 MAXII 的CPLD 对mobil dram 的读写操作，内带源码和测试激励文件
FPGAcpld结构分析 fpga的EDA设计方法
FPGAcpld结构分析 pga的EDA设计方法 fpga中的微程序设计 复杂可编程逻辑器件cpld专题讲座(Ⅴ)──cpld的应用和实现数字逻 一种使用fpga设计的DRAM控制器 用cpld器件实现24位同步计数器的设计
基于FPGA的SDRAM控制器设计及应用.rar
在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计
基于FPGA的SDRAM控制器设计及应用
在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计
DDR2SDRAM存储器接口设计
内部存储器负责计算机系统内部数据的中转、存储与读取，作为计算机系统中必不可少的三大件之一，它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”，所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上，因此内存性能的好坏，直接影响到系统的稳定性和运行性能。在当今的电子系统设计中，内存被使用得越来越多，并且对内存的要求越来越高。既要求内存读写速度尽可能的快、容量尽可能的大，同时由