DDS芯片AD9833驱动
共 103 篇文章
DDS芯片AD9833驱动 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 103 篇文章，持续更新中。
高增益低功耗恒跨导轨到轨CMOS运放设计
<span id="LbZY">基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63
基于AD603程控宽带放大器的设计
本设计是采用AD603可控增益放大器芯片设计的一款高增益，高宽带直流放大器，采用两级级联放大电路了，提高了放大增益，扩展了通频带宽，而且具有良好的抗噪声系数，采用AT89S52芯片控制数模转换(DAC0832芯片)进行程控放大控制，在0—20MHz频带内，放大倍数在0-40dB之间进行调节，增益起伏为1dB。系统具有键盘输入预置，增益可调和液晶显示，具有很强的实际应用能力。
74系列芯片手册大全
74系列芯片总汇
数字隔离器为工业电机驱动应用带来性能优势
<div>
工业电机驱动中使用的电子控制必须能在恶劣的电气环境中提供较高的系统性能。电源电路会在电机绕组上导致电压沿激增现象，而这些电压沿则可以电容耦合进低电压电路之中。电源电路中，电源开关和寄生元件的非理想行为也会产生感性耦合噪声。控制电路与电机和传感器之间的长电缆形成多种路径，可将噪声耦合到控制反馈信号中。高性能驱动器需要必须与高噪声电源电路隔离开的高保真反馈控制和信号。在典型的驱动系统中，
超高频窄带单级低噪声放大器的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">文中介绍了一款超高频窄带低噪声放大器电路，该电路结构小巧（20 mm ×13 mm ，厚度为0.6 mm），功能
NE555多谐振荡电路
NE555芯片介绍
集成化图像控制引擎的研究与实现
随着半导体技术以及计算机软硬件技术的飞速发展，对于图像的显示和控制技术也呈现出越来越多的方式。文中介绍了一种基于NIOS II软核处理器实现对SD卡驱动与TFT-LCD控制的方法。在设计中利用FPGA的Altera的SOPC Builder定制NIOS II软核处理器及其与显示功能相关的模块来协同从SD卡读取JPEG格式的图片，经过FPGA解码处理显示于TFL-LCD上，并使用触摸控制实现图片的前
功放机原理及检修
为了帮助广大电子爱好者了解、掌握AV功放的电路结构、工作原理和维修特点，本刊特约有关作者编写了“AV功放原理与维修”的讲座，拟就AV功放的前置处理电路、卡拉OK电路、杜比定向逻辑解码器、DSP和SRS声场处理电路、荧光屏显示与驱动电路、频谱均衡控制与显示电路、电源电路、遥控与微电脑控制电路、功率放大电路的原理与AV功放维修方面的问题与大家交流。欢迎广大读者关注并参与探讨。<
数字钟实验电路的设计与仿真
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">基于Multisim 10 软件对数字钟电路进行设计和仿真。采用555定时器产生秒时钟信号，用时钟信号驱动计数电路进行计数，将计数结果进行译码，最终在L
L波段捷变频收发前端设计仿真
<span id="LbZY">针对应用于信息战的数据链而言，L波段收发前端是其关键部件之一。本文介绍了一种基于DDS的捷变频收发前端的理论分析、设计思路和基本构成。从接收链路、发射链路以及捷变频本振等方面进行分析，并给出仿真结果。该组件具有低噪声、高密度、捷变频等特点。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-13030416
使用负输入电压的单电源全差动放大器驱动ADC
<div>
单端双极输入信号的推荐电路如图 1 所示。Vs+ 是放大器的电源；负电源输入接地。VIN 为输入信号源，其表现为一个在接地电位（±0 V）附近摆动的接地参考信号，从而形成一个双极信号。RG 和 RF 为放大器的主增益设置电阻。VOUT+和 VOUT- 为 ADC 的差动输出信号。它们的相位差为 180o，并且电平转换为VOCM。<br />
<br />
<img
一种新型高速电磁阀驱动电路
一种新型高速电磁阀驱动电路
实现UXGA解决方案的双通道AD9884A设计准则
<div>
借助AD9884A，利用一种双芯片“乒乓”配置可以实现超过140 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9884A设计有多种实现方式。本应用笔记旨在让用户了解在实现这种乒乓配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。<br />
<img al
基于FPGA和虚拟仪器的DDS信号发生器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">将虚拟仪器技术同FPGA技术结合，设计了一个频率可控的DDS任意波形信号发生器。在阐述直接数字频率合成技术的工作原理、电路构成的基础上，分别介绍了上位机
CMOS模拟开关工作原理
<P class=MsoNormal style="BACKGROUND: white; MARGIN: 0cm 0cm 0pt; TEXT-ALIGN: left; mso-pagination: widow-orphan" align=left><FONT size=3>开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器，当给驱动继电器的驱动电路加高电平或低电平时，继电器就吸合或
256级DA驱动的调光计算(电阻系列化)
采用单片机的8位输出口，每个输出口接入1只电阻，其阻值为2n次方，由单片机8位数据控制电阻是否接入(并联)，此电阻接入比较器并控制可控硅导通角，实现数字控制的调光。本软件是由8位数据对总电阻的计算。该技术还可应用于数控的模拟负载电路、电压输出等电路中。
小型化数字测频接收机
本文介绍了AD公司的RF/IF相位和幅度测量芯片AD8302，并以此芯片为核心，组合功分器、延迟线和FPGA芯片设计了瞬时测频接收机，改进了传统的设计方案。依照设计制作了测频系统，并对系统整体性能进行了测试，测试结果表明本系统可以准确测量1.4~2.0 GHz范围内的信号，测频精度为10 MHz。<br />
<img alt="" src="http://dl.eeworm.com/ele/im
74系列数字芯片资料-7474
74系列数字芯片相关资料
用于安富莱DDS模块的程序AD9850-51
用于安富莱DDS模块的程序
基于USB的高清彩色CCD图像采集系统
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">提出一种基于USB的彩色CCD高清图像采集系统设计方案。图像数据的来源采用的是SONY公司的 ICX205AK芯片，结合USB2.0接口，复杂可编程逻辑器件CPLD设计了一个高速的彩色CCD图像采集系统。文中详细阐述了