DAC驱动
共 72 篇文章
DAC驱动 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 72 篇文章，持续更新中。
基于AD603程控宽带放大器的设计
本设计是采用AD603可控增益放大器芯片设计的一款高增益，高宽带直流放大器，采用两级级联放大电路了，提高了放大增益，扩展了通频带宽，而且具有良好的抗噪声系数，采用AT89S52芯片控制数模转换(DAC0832芯片)进行程控放大控制，在0—20MHz频带内，放大倍数在0-40dB之间进行调节，增益起伏为1dB。系统具有键盘输入预置，增益可调和液晶显示，具有很强的实际应用能力。
数字隔离器为工业电机驱动应用带来性能优势
<div>
工业电机驱动中使用的电子控制必须能在恶劣的电气环境中提供较高的系统性能。电源电路会在电机绕组上导致电压沿激增现象，而这些电压沿则可以电容耦合进低电压电路之中。电源电路中，电源开关和寄生元件的非理想行为也会产生感性耦合噪声。控制电路与电机和传感器之间的长电缆形成多种路径，可将噪声耦合到控制反馈信号中。高性能驱动器需要必须与高噪声电源电路隔离开的高保真反馈控制和信号。在典型的驱动系统中，
dac0832引脚图电路及程序
dac0832引脚图电路及程序
TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间 功耗
TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间 功耗
集成化图像控制引擎的研究与实现
随着半导体技术以及计算机软硬件技术的飞速发展，对于图像的显示和控制技术也呈现出越来越多的方式。文中介绍了一种基于NIOS II软核处理器实现对SD卡驱动与TFT-LCD控制的方法。在设计中利用FPGA的Altera的SOPC Builder定制NIOS II软核处理器及其与显示功能相关的模块来协同从SD卡读取JPEG格式的图片，经过FPGA解码处理显示于TFL-LCD上，并使用触摸控制实现图片的前
功放机原理及检修
为了帮助广大电子爱好者了解、掌握AV功放的电路结构、工作原理和维修特点，本刊特约有关作者编写了“AV功放原理与维修”的讲座，拟就AV功放的前置处理电路、卡拉OK电路、杜比定向逻辑解码器、DSP和SRS声场处理电路、荧光屏显示与驱动电路、频谱均衡控制与显示电路、电源电路、遥控与微电脑控制电路、功率放大电路的原理与AV功放维修方面的问题与大家交流。欢迎广大读者关注并参与探讨。<
数字钟实验电路的设计与仿真
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">基于Multisim 10 软件对数字钟电路进行设计和仿真。采用555定时器产生秒时钟信号，用时钟信号驱动计数电路进行计数，将计数结果进行译码，最终在L
高增益跨导型运算放大器设计
<p>
运算放大器作为模拟集成电路设计的基础，同时作为DAC校准电路的一部分，本次设计一个高增益全差分跨导型运算放大器。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/829019-12020Q63525448.jpg" style="width: 656px; height: 360px; " /></p>
使用负输入电压的单电源全差动放大器驱动ADC
<div>
单端双极输入信号的推荐电路如图 1 所示。Vs+ 是放大器的电源；负电源输入接地。VIN 为输入信号源，其表现为一个在接地电位（±0 V）附近摆动的接地参考信号，从而形成一个双极信号。RG 和 RF 为放大器的主增益设置电阻。VOUT+和 VOUT- 为 ADC 的差动输出信号。它们的相位差为 180o，并且电平转换为VOCM。<br />
<br />
<img
一种新型高速电磁阀驱动电路
一种新型高速电磁阀驱动电路
DAC技术用语 (D/A Converters Defini
Differential Nonlinearity: Ideally, any two adjacent digital<BR>codes correspond to output analog voltages that are exactly<BR>one LSB apart. Differential non-linearity is a measure of the<BR>worst ca
MT-013 评估高速DAC性能
ADC需要FFT处理器来评估频谱纯度，DAC则不同，利用传统的模拟频谱分析仪就能直接 研究它所产生的模拟输出。DAC评估的挑战在于要产生从单音正弦波到复杂宽带CDMA信 号的各种数字输入。数字正弦波可以利用直接数字频率合成技术来产生，但更复杂的数字 信号则需要利用更精密、更昂贵的字发生器来产生。 评估高速DAC时，最重要的交流性能指标包括：建立时间、毛刺脉冲面积、失真、无杂散 动态范围(SFDR)
CMOS模拟开关工作原理
<P class=MsoNormal style="BACKGROUND: white; MARGIN: 0cm 0cm 0pt; TEXT-ALIGN: left; mso-pagination: widow-orphan" align=left><FONT size=3>开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器，当给驱动继电器的驱动电路加高电平或低电平时，继电器就吸合或
256级DA驱动的调光计算(电阻系列化)
采用单片机的8位输出口，每个输出口接入1只电阻，其阻值为2n次方，由单片机8位数据控制电阻是否接入(并联)，此电阻接入比较器并控制可控硅导通角，实现数字控制的调光。本软件是由8位数据对总电阻的计算。该技术还可应用于数控的模拟负载电路、电压输出等电路中。
音频数模转换器DAC抖动的灵敏度分析
<div>
Abstract: This application note describes how sampling clock jitter (time interval error or "TIE jitter") affectsthe performance of delta-sigma digital-to-analog converters (DACs). Ne
高速数据转换器评估平台(HSDCEP)用户指南评估
<div>
高速数据转换器评估平台(HSDCEP)是基于PC的平台，提供评估Maxim RF数/模转换器(RF-DAC，支持更新速率≥ 1.5Gsps)和Maxim数字上变频器(DUC)的齐全工具。HSDCEP可以在每对数据引脚产生速率高达1.25Gbps的测试码型，支持多达4条并行16位LVDS总线。通过USB 2.0端口将最长64兆字(Mw)、每字16位宽的数据码型装载至HSDCEP存
CS4398的DAC原理图
CS4398的DAC原理图
将运算放大器连接至高速DAC
<div>
介绍了一款不要求负参考电压 (VREF) 的电流源 DAC/运算放大器接口。尽管该建议电路设计提供了一款较好的有效解决方案，但必须注意的是：如果 DAC 的最大兼容电压作为运算放大器输入 (VDAC+) 正端的设计目标，则负端 (VDAC–) 的 DAC 电压将会违反最大兼容输出电压，因为存在最初并不那么明显的偏置。下面的讨论，将对出现这种偏置的原因进行解释，并提出一种解
16位10 MSPS ADC AD7626的单端转差分高速驱动电路
图1所示电路可将高频单端输入信号转换为平衡差分信号，用于驱动16位10 MSPS PulSAR® ADC AD7626。该电路采用低功耗差分放大器ADA4932-1来驱动ADC，最大限度提升AD7626的高频输入信号音性能。此器件组合的真正优势在于低功耗、高性能<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-130201154
高速ADC模拟输入接口考虑
<div>
采用高输入频率、高速模数转换器(ADC)的系统设计是一项具挑战性的任务。ADC输入接口设计有6个主要条件：输入阻抗、输入驱动、带宽、通带平坦度、噪声和失真。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-130R2161410F1.jpg" style="width: 365px; height: 308px;