DAC配置
共 50 篇文章
DAC配置 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 50 篇文章，持续更新中。
数控DCDC转换器在便携产品中的应用
<div>
Abstract: This tutorial discusses methods for digitally adjusting the output voltage of a DC-DC converter. The digital adjustmentmethods are with a digital-to-analog converter (DAC), a trim pot
25W立体声数字放大器-德州仪器
<div>
TAS5727EVM 评估板用于演示和证明德州仪器TAS5727 器件的性能。TAS5727 将一个高性能的PWM处理器与一个D 类音频功率放大器整合在一起。该EVM 可以利用两个桥接负载(BTL) (2.0) 来配置。如需了解有关TAS5727EVM 器件的详细信息，请查阅（器件数据表SLOS637）。脉宽调制器(PWM)基于TI 的Equibit™技术。TAS5727
高精度程控电压放大器
摘要<BR>本设计以VCA822、MSP430F2012、DAC7611芯片为核心，加以其它辅助电路实现对宽带电压放大器的电压放大倍数、输出电压进行精确控制。放大器的电压放大倍数从0.2倍到20倍以0.1倍为步进设定，输出电压从6mv到600mv以1mv为步进设定，控制误差不大于5%，放大器的带宽大于15MHz。键盘和显示电路实现人机交互，完成对电压放大倍数和输出电压的设定和显示。<BR>关键词：
ADI处理器实用丛书-高速设计技术
<p>
本书内容包括三大部分：第1 部分从运算放大器的基本概念和理论出发，重点介绍了运算放大器的原理与设计，以及在各种电子系统中的应用，包括视频应用、RF/IF 子系统(乘法器、调制器和混频器)等;第2 部分主要介绍了高速采样和高速ADC 及其应用、高速DAC 及其应用、以及DDS 系统与接收机子系统等;第3 部分介绍了有关高速硬件设计技术，如仿真、建模、原型、布局、去藕与接地，以及EMI 与R
应用笔记-校准激光驱动器POT和DAC
<div>
Abstract: A laser module designer can use a fixed resistor, mechanical pot, digital pot, or a digital-to-analogconverter (DAC) to control the laser driver's modulation and bias currents. Th
MT-015 DAC基本架构II：二进制DAC
虽然串DAC和温度计DAC是迄今最为简单的DAC架构，但需要高分辨率时，它们绝不是 最有效的。二进制加权DAC每位使用一个开关，首创于1920年代(参见参考文献1、2和3)。 自此以后一直颇受欢迎，成为现代精密和高速DAC的支柱架构。
加载,感应DAC应用
<div>
Abstract: This article discusses application circuits for Maxim force/sense digital-to-analog converters (DACs). Applications include:selectable fixed-gain DAC, programmable gain DAC, photodiod
基于AD603程控宽带放大器的设计
本设计是采用AD603可控增益放大器芯片设计的一款高增益，高宽带直流放大器，采用两级级联放大电路了，提高了放大增益，扩展了通频带宽，而且具有良好的抗噪声系数，采用AT89S52芯片控制数模转换(DAC0832芯片)进行程控放大控制，在0—20MHz频带内，放大倍数在0-40dB之间进行调节，增益起伏为1dB。系统具有键盘输入预置，增益可调和液晶显示，具有很强的实际应用能力。
dac0832引脚图电路及程序
dac0832引脚图电路及程序
TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间 功耗
TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间 功耗
高增益跨导型运算放大器设计
<p>
运算放大器作为模拟集成电路设计的基础，同时作为DAC校准电路的一部分，本次设计一个高增益全差分跨导型运算放大器。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/829019-12020Q63525448.jpg" style="width: 656px; height: 360px; " /></p>
DAC技术用语 (D/A Converters Defini
Differential Nonlinearity: Ideally, any two adjacent digital<BR>codes correspond to output analog voltages that are exactly<BR>one LSB apart. Differential non-linearity is a measure of the<BR>worst ca
实现UXGA解决方案的双通道AD9884A设计准则
<div>
借助AD9884A，利用一种双芯片“乒乓”配置可以实现超过140 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9884A设计有多种实现方式。本应用笔记旨在让用户了解在实现这种乒乓配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。<br />
<img al
用12位阻抗转换器实现高精度阻抗测量
<div>
AD5933/AD5934的电流-电压（I-V）放大级还可能轻微增加信号链的不准确性。I-V转换级易受放大器的偏置电流、失调电压和CMRR影响。通过选择适当的外部分立放大器来执行I-V转换，用户可挑选一个具有低偏置电流和失调电压规格、出色CMRR的放大器，提高I-V转换的精度。该内部放大器随后可配置成一个简单的反相增益级。<br />
<img alt="" src="http:/
MT-013 评估高速DAC性能
ADC需要FFT处理器来评估频谱纯度，DAC则不同，利用传统的模拟频谱分析仪就能直接 研究它所产生的模拟输出。DAC评估的挑战在于要产生从单音正弦波到复杂宽带CDMA信 号的各种数字输入。数字正弦波可以利用直接数字频率合成技术来产生，但更复杂的数字 信号则需要利用更精密、更昂贵的字发生器来产生。 评估高速DAC时，最重要的交流性能指标包括：建立时间、毛刺脉冲面积、失真、无杂散 动态范围(SFDR)
音频数模转换器DAC抖动的灵敏度分析
<div>
Abstract: This application note describes how sampling clock jitter (time interval error or "TIE jitter") affectsthe performance of delta-sigma digital-to-analog converters (DACs). Ne
高速数据转换器评估平台(HSDCEP)用户指南评估
<div>
高速数据转换器评估平台(HSDCEP)是基于PC的平台，提供评估Maxim RF数/模转换器(RF-DAC，支持更新速率≥ 1.5Gsps)和Maxim数字上变频器(DUC)的齐全工具。HSDCEP可以在每对数据引脚产生速率高达1.25Gbps的测试码型，支持多达4条并行16位LVDS总线。通过USB 2.0端口将最长64兆字(Mw)、每字16位宽的数据码型装载至HSDCEP存
CS4398的DAC原理图
CS4398的DAC原理图
适合过程控制应用的完全可编程通用模拟前端
<p>
</p>
<div>
本电路针对过程控制应用提供一款完全可编程的通用模拟前端(AFE)，支持2/3/4线RTD配置、带冷结补偿的热电偶输入、单极性和双极性输入电压、4 mA至20 mA输入，串行控制的8通道单刀单掷开关ADG1414用于配置选定的测量模式。
将运算放大器连接至高速DAC
<div>
介绍了一款不要求负参考电压 (VREF) 的电流源 DAC/运算放大器接口。尽管该建议电路设计提供了一款较好的有效解决方案，但必须注意的是：如果 DAC 的最大兼容电压作为运算放大器输入 (VDAC+) 正端的设计目标，则负端 (VDAC–) 的 DAC 电压将会违反最大兼容输出电压，因为存在最初并不那么明显的偏置。下面的讨论，将对出现这种偏置的原因进行解释，并提出一种解